를 기반으로 C + +를 systemcc 칩에 대한 모델링 언어 - 칩 버스 주인, 장비, 중재에서 버스로 자신의 모델입니다. 메모리에 빠른 등 장치, 느린 메모리에서, 일반 - 목적은 시리얼 포트를 감안, 직접 - 타입 메인 장비 등 주요 장비, 방해 - 타입 장비, 비 - 타입 마스터 차단; 다른 버스와 버스 자체가 우스. 이 테스트를 통과했다.




File list:
6_on_chip_bus
............\arbiter.cpp
............\arbiter.h
............\arbiter_if.h
............\blocking_if.h
............\bus.cpp
............\bus.h
............\direct_if.h
............\display_tools.h
............\fast_mem.h
............\main.cpp
............\master_blocking.cpp
............\master_blocking.h
............\master_direct.cpp
............\master_direct.h
............\master_non_blocking.cpp
............\master_non_blocking.h
............\non_blocking_if.h
............\on_chip_bus.dsp
............\on_chip_bus.dsw
............\on_chip_bus.ncb
............\on_chip_bus.opt
............\on_chip_bus.plg
............\request.h
............\slave_if.h
............\slow_mem.h
............\test.h
............\tools.cpp
............\types.cpp
............\types.h
............\uart.h
............\uart_logic.h