| Verrilog(cllock) |
| |
- 분류:하드웨어/embedded - SCM
- 도구 개발:VHDL
- 크기:8.00 KB
- 업로드 시간:2008/9/1 7:26:45
- 업 로더:admin_ittc
- 다운로드 통계:
|
| 설명 |
Verilog 언어 전자 시계 소스에 대한 절차를 개발하는 데 사용합니다. GW48 가르치는 데 사용할 수있습니다 무결성을 모의 실험을 내게 직접 소스 코드입니다.
File list:
Verilog(clock).doc
이것은 높은 품질의 소스 코드입니다,당신이 회원 인 경우, 로그인하십시오. 당신은 회원이 아닌 경우, 등록하시기 바랍니다 .
|
| 관련 소스코드 |
[everrich_gmail] - 피싱 : Gmail은 완전한 소스 코드를 사용자 이름과 암호를 얻을들, 테스트되었습니다.
[VerriRiscCPPU] - Verilog HDL을 사용하여이 문서의 사용이 쉽지 - - CPU의 프로세스는 마이크로 - 설계 및 개발을 달성하는 기본적인 컴퓨팅을 이해하는
[VerriFile_ssha256] - sha256 암호화 알고리즘, Visual C + +를 달성했다. 네트워크 암호화 문자열을 사용할 수있습니다.
[VerrifiyOOCR] - 정상적인 상황이 일반적인 사진이 확인 코드를 식별, 자기 - 학습 과정에서 매우 유용
[Verrilog Source 114] - 14.rar 완벽한 Verilog 소스 코드.
[verrilog_ise_spatann3_clock] - 시계의 예로는 - 소스 Verilog 프로그램은 칩의 완전한 소스 코드를 컴파일 spatan3 이세에 직접 사용될 수있습니다.
[Verrilog_Developmennt_Board_Sources] - 친구, 난 Jawen했다. 이전에 업로드를보기 VHDL 소스 코드는 매우 인기있는 CPLD의 개발 보드, 그리고 이제 그녀는 또한 Verilog 소스 코드에 대한 공헌을 모두이 될 것입니다 : 8 비트 우선순위 인코더, 배율, 멀티 채널 선택 장치, 바이너리 스위치를 BCD 코드, 국가 기계, 4 비교기, 7 세그먼트 디지털 튜브, I2C 버스, 이해하기 쉬운 간단한 LCD는 LCD 디스플레이, DIP 스위치, 시리얼 포트, 부저, 매트릭스 LCD는 adder, subtracter, 키보드, marquees, 신호등, 디지털 시계 소스 코드의 무결성, 그리고 직접적으로 사용될 수있습니다.
[Verrilog_Example(waangjinming)] - 왕 Jinming 100 여명의 교사, 함께 관련 메모와 함께, 아주 좋은 정보를 초보자 입문 초급 Verilog 코드 샘플 Verilog! 이 테스트를 통과했다.
|
| 다운로드 주소 |
 DownLoad
|
| Comments: 다운로드 후 값매기다를 잊지 마세요! Comment... |
|
