예를 들어 디자인의 LVDS 이세 타이밍 분석 및 낮은 수준의 기기에 방법에 제약 LVDS 디바이스 핀 하단에 레이아웃의 레이아웃을 사용하는 학습, 기본 레이아웃 설계 과정, 기본 장치 레이아웃 제약, 타이밍 분석기의 위치를 , 타이밍 마법사를 사용하여 개선하는 방법을 사용합니다.




File list:
6_1pro
.....\_ngo
.....\....\netlist.lst
.....\6_1pro.jid
.....\6_1pro.npl
.....\6_1pro.ptf
.....\automake.log
.....\chkdata.err
.....\ddrfd.jhd
.....\load_gen.jhd
.....\m2_1.jhd
.....\par.opt
.....\piso.jhd
.....\tx2bit.bld
.....\tx2bit.cel
.....\tx2bit.dly
.....\tx2bit.fnf
.....\tx2bit.jhd
.....\tx2bit.mrp
.....\tx2bit.nc1
.....\tx2bit.ncd
.....\tx2bit.ngc
.....\tx2bit.ngd
.....\tx2bit.ngm
.....\tx2bit.pad
.....\tx2bit.par
.....\tx2bit.pcf
.....\tx2bit.prj
.....\tx2bit.sdc
.....\tx2bit.syr
.....\tx2bit.tlg
.....\tx2bit.twr
.....\tx2bit.twx
.....\tx2bit.ucf
.....\tx2bit.ucf.bak
.....\tx2bit.xpi
.....\tx2bit.xst
.....\tx2bit._prj
.....\tx2bit_compile.tcl
.....\tx2bit_fpga_editor.out
.....\tx2bit_fpga_editor_021214_121857.log
.....\tx2bit_fpga_editor_021215_160731.log
.....\tx2bit_last_ngd.ngd
.....\tx2bit_last_ngd_report.bld
.....\tx2bit_last_par.ncd
.....\tx2bit_map.mfp
.....\tx2bit_map.ncd
.....\tx2bit_map_fpga_editor_021214_112102.log
.....\tx2bit_ngdbuild.nav
.....\_editucf.err
.....\_editucf.rsp
.....\_editucf_exewrap.rsp
.....\_map.log
.....\_map.rsp
.....\_nc1TOncd_exewrap.rsp
.....\_ncdTOtwr_exewrap.rsp
.....\_ngdTOnc1_exewrap.rsp
.....\_par.log
.....\_par.rsp
.....\_prepar.rsp
.....\__constEditor_exewrap.rsp
.....\__ednTOngd_exewrap.rsp
.....\__filesAllClean.fac
.....\__launchSyn.tcl
.....\__launchTA.tcl
.....\__mapFloorPlanner.rsp
.....\__mapFloorPlannerAppExewrap.rsp
.....\__ngdbuild.rsp
.....\__parFloorPlanner.rsp
.....\__parFloorPlannerAppExewrap.rsp
.....\__posttrc.log
.....\__posttrc.rsp
.....\__projnav.log
.....\__tx2bit_2prj_exewrap.rsp
.....\__tx2bit_mapFloorPlanner.err
.....\__tx2bit_parFloorPlanner.err
Source
.....\ddrfd.v
.....\ddrfd.v.bak
.....\load_gen.v
.....\m2_1.v
.....\m2_1.v.bak
.....\piso.v
.....\tx2bit.cel
.....\tx2bit.ucf
.....\tx2bit.v