스톱워치 기능을 가진 VHDL 디자인 : 스톱워치 기능을 시작 / 일시 정지 버튼과 지우기, 정확성을 달성 0.01 초 포함, 8 개의 디지털 튜브 카운트 스캔, 각각의 디지털 제어 및 8 - 핀, 그렇게의 사용으로 전체를 보였다 핀이의 수를 줄일 수있는 방법. 소득을 가장 낮은에서 클록 펄스, 비동기 드라이브 높은 비트 셀의 사용, 클럭 주파수, 디지털 디스플레이, 8 개의 디지털 튜브, 스캔 주파수의 총해야한다 100Hz해야한다 8 배 이상 100Hz. (유료 버튼 코드 제거 여겼습)
File list:
EDA报告 24 李悦.doc