verilog 프로그래밍 나누기 단위 완전한 소스 코드를 직접 테스트로 사용할 수 있습니다.(translate from):a verilog programmed divide unit complete source code can be directly used by the test.
[clock_divider] - fpga verilog 및 vhdlit에 대 한 클록 분배기 포함 verilog fpga에 대 한 counter.vhd clock1.v clock_divider.doc 클록 분배기 고 vhdlit counter.vhd clock1.v clock_divider.doc
[Convexhull by divide and conquer] - Convexhull(2D)를 Divide and conquer방식으로 구현함
이에 대한 명확한 알고리즘을 명시하는 것이 힘들다.
마찬가지로, 코드로 구현하는것도 난해
[Frequency divider] - 주파수를 나누는 기본 소스입니다.
[View sub-divided zip] - 예를 들어, 소스 윈도우의 동적 세분화, 우리는 자주 파티션으로, 여기에있는 아주 좋은 소스의 예로 볼 필요가
[watter-divide-hilll] - 이미지 프로세싱에 대한 Watershed 알고리즘입니다. 의 중요한 부분을 처리하려면, 형태학
