이 파일은 단순한 CPU에서 Verilog 코드를 연구하면 CPU, 전체 소스 코드, 학습 테스트되었습니다 직접적으로 사용될 수있다 시작하는 것입니다.




File list:
CPU_1
....\simple
....\......\src
....\......\...\ac.v
....\......\...\alu.v
....\......\...\ar.v
....\......\...\control.v
....\......\...\cpu.v
....\......\...\cpu.v.bak
....\......\...\dr.v
....\......\...\ir.v
....\......\...\m.v
....\......\...\pc.v
....\......\...\top.v
....\......\...\wave.awf
....\......\...\说明.txt
....\......\simplecpu_design.doc