직접 디지털 주파수 합성기 (직접 디지털 주파수 합성기 : DDFS) VHDL 프로그램의 개발 환경 QuartusII, 최고 50MHz의 시스템 클럭, DDFS PLL은 클럭 166.67MHz, 주소, 비트 - 24의 너비 비트 주파수 단어에 의해 생성된 작업을 20 단계로이 10 단어, RAM을 보이게 테이블을 저장하는 데 사용되는 자사의 주소는 10 비트 넓은 경우, 데이터는 8 비트 폭입니다.




File list:
ddfsdemo
.......\db
.......\..\altsyncram_cvn1.tdf
.......\..\ddfsdemo.(0).cnf.cdb
.......\..\ddfsdemo.(0).cnf.hdb
.......\..\ddfsdemo.(1).cnf.cdb
.......\..\ddfsdemo.(1).cnf.hdb
.......\..\ddfsdemo.(2).cnf.cdb
.......\..\ddfsdemo.(2).cnf.hdb
.......\..\ddfsdemo.(3).cnf.cdb
.......\..\ddfsdemo.(3).cnf.hdb
.......\..\ddfsdemo.(4).cnf.cdb
.......\..\ddfsdemo.(4).cnf.hdb
.......\..\ddfsdemo.(5).cnf.cdb
.......\..\ddfsdemo.(5).cnf.hdb
.......\..\ddfsdemo.analyze_file.qmsg
.......\..\ddfsdemo.asm.qmsg
.......\..\ddfsdemo.atom.rvd
.......\..\ddfsdemo.cbx.xml
.......\..\ddfsdemo.cmp.bpm
.......\..\ddfsdemo.cmp.cdb
.......\..\ddfsdemo.cmp.ecobp
.......\..\ddfsdemo.cmp.hdb
.......\..\ddfsdemo.cmp.logdb
.......\..\ddfsdemo.cmp.qrpt
.......\..\ddfsdemo.cmp.rdb
.......\..\ddfsdemo.cmp.tdb
.......\..\ddfsdemo.cmp0.ddb
.......\..\ddfsdemo.cmp_bb.cdb
.......\..\ddfsdemo.cmp_bb.hdb
.......\..\ddfsdemo.cmp_bb.logdb
.......\..\ddfsdemo.cmp_bb.rcf
.......\..\ddfsdemo.dbp
.......\..\ddfsdemo.db_info
.......\..\ddfsdemo.eco.cdb
.......\..\ddfsdemo.eds_overflow
.......\..\ddfsdemo.fit.qmsg
.......\..\ddfsdemo.hier_info
.......\..\ddfsdemo.hif
.......\..\ddfsdemo.map.bpm
.......\..\ddfsdemo.map.cdb
.......\..\ddfsdemo.map.ecobp
.......\..\ddfsdemo.map.hdb
.......\..\ddfsdemo.map.logdb
.......\..\ddfsdemo.map.qmsg
.......\..\ddfsdemo.map_bb.cdb
.......\..\ddfsdemo.map_bb.hdb
.......\..\ddfsdemo.map_bb.logdb
.......\..\ddfsdemo.pre_map.cdb
.......\..\ddfsdemo.pre_map.hdb
.......\..\ddfsdemo.psp
.......\..\ddfsdemo.pss
.......\..\ddfsdemo.rpp.qmsg
.......\..\ddfsdemo.rtlv.hdb
.......\..\ddfsdemo.rtlv_sg.cdb
.......\..\ddfsdemo.rtlv_sg_swap.cdb
.......\..\ddfsdemo.sgate.rvd
.......\..\ddfsdemo.sgate_sm.rvd
.......\..\ddfsdemo.sgdiff.cdb
.......\..\ddfsdemo.sgdiff.hdb
.......\..\ddfsdemo.signalprobe.cdb
.......\..\ddfsdemo.sim.cvwf
.......\..\ddfsdemo.sim.hdb
.......\..\ddfsdemo.sim.qmsg
.......\..\ddfsdemo.sim.rdb
.......\..\ddfsdemo.sld_design_entry.sci
.......\..\ddfsdemo.sld_design_entry_dsc.sci
.......\..\ddfsdemo.syn_hier_info
.......\..\ddfsdemo.tan.qmsg
.......\..\prev_cmp_ddfsdemo.asm.qmsg
.......\..\prev_cmp_ddfsdemo.fit.qmsg
.......\..\prev_cmp_ddfsdemo.map.qmsg
.......\..\prev_cmp_ddfsdemo.sim.qmsg
.......\..\prev_cmp_ddfsdemo.tan.qmsg
.......\..\wed.wsf
.......\greybox_tmp
.......\DDFSCore.bsf
.......\DDFSCore.vhd
.......\ddfsdemo.asm.rpt
.......\ddfsdemo.bdf
.......\ddfsdemo.done
.......\ddfsdemo.dpf
.......\ddfsdemo.fit.rpt
.......\ddfsdemo.fit.smsg
.......\ddfsdemo.fit.summary
.......\ddfsdemo.flow.rpt
.......\ddfsdemo.map.rpt
.......\ddfsdemo.map.summary
.......\ddfsdemo.pin
.......\ddfsdemo.pof
.......\ddfsdemo.qpf
.......\ddfsdemo.qsf
.......\ddfsdemo.qws
.......\ddfsdemo.sim.rpt
.......\ddfsdemo.sof
.......\ddfsdemo.tan.rpt
.......\ddfsdemo.tan.summary
.......\DualPortRam.bsf
.......\DualPortRam.cmp
.......\DualPortRam.vhd
.......\DualPortRam_wave0.jpg

.......\DualPortRam_wave1.jpg

.......\DualPortRam_waveforms.html
.......\MCUInterFace.bsf
.......\MCUInterface.vhd
.......\pll.bsf
.......\pll.cmp
.......\pll.ppf
.......\pll.vhd
.......\pll_waveforms.html
.......\prev_cmp_ddfsdemo.qmsg
.......\sin_ram2_1024.mif
.......\transcript
.......\undo_redo.txt
.......\vish_stacktrace.vstf