의 FPGA 모듈을 프로젝트 파일은 Quartus II 프로젝트, ADC0809, 모터 제어 PWM을, LCD12864 디스플레이 컨트롤을 사용하여 UART_VHDL




File list:
URAT_VHDL
........\db
........\..\prev_cmp_URAT_VHDL.qmsg
........\..\URAT_VHDL.(0).cnf.cdb
........\..\URAT_VHDL.(0).cnf.hdb
........\..\URAT_VHDL.(1).cnf.cdb
........\..\URAT_VHDL.(1).cnf.hdb
........\..\URAT_VHDL.(2).cnf.cdb
........\..\URAT_VHDL.(2).cnf.hdb
........\..\URAT_VHDL.(3).cnf.cdb
........\..\URAT_VHDL.(3).cnf.hdb
........\..\URAT_VHDL.cbx.xml
........\..\URAT_VHDL.cmp.rdb
........\..\URAT_VHDL.db_info
........\..\URAT_VHDL.eco.cdb
........\..\URAT_VHDL.hier_info
........\..\URAT_VHDL.hif
........\..\URAT_VHDL.map.bpm
........\..\URAT_VHDL.map.cdb
........\..\URAT_VHDL.map.ecobp
........\..\URAT_VHDL.map.hdb
........\..\URAT_VHDL.map.logdb
........\..\URAT_VHDL.map.qmsg
........\..\URAT_VHDL.map_bb.cdb
........\..\URAT_VHDL.map_bb.hdb
........\..\URAT_VHDL.map_bb.hdbx
........\..\URAT_VHDL.map_bb.logdb
........\..\URAT_VHDL.pre_map.cdb
........\..\URAT_VHDL.pre_map.hdb
........\..\URAT_VHDL.psp
........\..\URAT_VHDL.root_partition.map.atm
........\..\URAT_VHDL.root_partition.map.hdbx
........\..\URAT_VHDL.root_partition.map.info
........\..\URAT_VHDL.rtlv.hdb
........\..\URAT_VHDL.rtlv_sg.cdb
........\..\URAT_VHDL.rtlv_sg_swap.cdb
........\..\URAT_VHDL.sgdiff.cdb
........\..\URAT_VHDL.sgdiff.hdb
........\..\URAT_VHDL.sld_design_entry.sci
........\..\URAT_VHDL.sld_design_entry_dsc.sci
........\..\URAT_VHDL.smp_dump.txt
........\..\URAT_VHDL.syn_hier_info
........\..\URAT_VHDL.tis_db_list.ddb
........\baud.vhd
........\baud.vhd.bak
........\reciever.vhd
........\reciever.vhd.bak
........\TOP.bsf
........\TOP.vhd
........\TOP.vhd.bak
........\transfer.vhd
........\transfer.vhd.bak
........\URAT_VHDL.bdf
........\URAT_VHDL.done
........\URAT_VHDL.flow.rpt
........\URAT_VHDL.map.rpt
........\URAT_VHDL.map.summary
........\URAT_VHDL.qpf
........\URAT_VHDL.qsf
........\URAT_VHDL.qws