VHDL alu 장치 설계 및 시뮬레이션 ram, ROM, 클록 발생기 및 2 간단한 프로그램을 실행할. 완전 한 소스 코드, 테스트를 통과 했다.(translate from):VHDL alu unit design and simulation with RAM, ROM, clock generator and 2 simple programs to execute. complete source code,has passed the test.




File list:
alu_simulation
.............\BNC.VHD
.............\CIRC.VHD
.............\CLK.VHD
.............\prog.txt
.............\prog2.txt
.............\RAM.VHD
.............\ROM.VHD
.............\TRNSCRPT