| 다운로드 | 방명록 | 디렉토리
digtak다운로드하드웨어/embeddedVHDL
검색:
digital-clock
  • 분류:하드웨어/embedded - VHDL
  • 도구 개발:VHDL
  • 크기:710 KB
  • 업로드 시간:2011/6/17 5:02:30
  • 업 로더:W_it
  • 다운로드 통계:
설명
베릴로그에 의해 디지털 시계(translate from):digital clock by verilog




File list:
db
.\logic_util_heursitic.dat
.\part2.(0).cnf.cdb
.\part2.(0).cnf.hdb
.\part2.(1).cnf.cdb
.\part2.(1).cnf.hdb
.\part2.asm.qmsg
.\part2.asm.rdb
.\part2.asm_labs.ddb
.\part2.cbx.xml
.\part2.cmp.bpm
.\part2.cmp.cdb
.\part2.cmp.ecobp
.\part2.cmp.hdb
.\part2.cmp.kpt
.\part2.cmp.logdb
.\part2.cmp.rdb
.\part2.cmp.tdb
.\part2.cmp0.ddb
.\part2.cmp_merge.kpt
.\part2.db_info
.\part2.eco.cdb
.\part2.eda.qmsg
.\part2.eds_overflow
.\part2.fit.qmsg
.\part2.fnsim.hdb
.\part2.fnsim.qmsg
.\part2.hier_info
.\part2.hif
.\part2.lpc.html
.\part2.lpc.rdb
.\part2.lpc.txt
.\part2.map.bpm
.\part2.map.cdb
.\part2.map.ecobp
.\part2.map.hdb
.\part2.map.kpt
.\part2.map.logdb
.\part2.map.qmsg
.\part2.map_bb.cdb
.\part2.map_bb.hdb
.\part2.map_bb.logdb
.\part2.pre_map.cdb
.\part2.pre_map.hdb
.\part2.rtlv.hdb
.\part2.rtlv_sg.cdb
.\part2.rtlv_sg_swap.cdb
.\part2.sgdiff.cdb
.\part2.sgdiff.hdb
.\part2.sim.cvwf
.\part2.sim.hdb
.\part2.sim.qmsg
.\part2.sim.rdb
.\part2.simfam
.\part2.sld_design_entry.sci
.\part2.sld_design_entry_dsc.sci
.\part2.smart_action.txt
.\part2.syn_hier_info
.\part2.tan.qmsg
.\part2.tis_db_list.ddb
.\part2.tmw_info
.\prev_cmp_part2.asm.qmsg
.\prev_cmp_part2.eda.qmsg
.\prev_cmp_part2.fit.qmsg
.\prev_cmp_part2.map.qmsg
.\prev_cmp_part2.qmsg
.\prev_cmp_part2.sim.qmsg
.\prev_cmp_part2.tan.qmsg
.\wed.wsf
incremental_db
.............\compiled_partitions
.............\...................\part2.root_partition.cmp.cdb
.............\...................\part2.root_partition.cmp.dfp
.............\...................\part2.root_partition.cmp.hdb
.............\...................\part2.root_partition.cmp.kpt
.............\...................\part2.root_partition.cmp.logdb
.............\...................\part2.root_partition.cmp.rcfdb
.............\...................\part2.root_partition.cmp.re.rcfdb
.............\...................\part2.root_partition.map.cdb
.............\...................\part2.root_partition.map.dpi
.............\...................\part2.root_partition.map.hdb
.............\...................\part2.root_partition.map.kpt
.............\README
simulation
.........\modelsim
.........\........\part2.sft
.........\........\part2.vo
.........\........\part2_modelsim.xrf
.........\........\part2_v.sdo
timing
.....\primetime
.....\.........\part2.vo
.....\.........\part2_pt_v.tcl
.....\.........\part2_v.sdo
part2.asm.rpt
part2.done
part2.dpf
part2.eda.rpt
part2.fit.rpt
part2.fit.summary
part2.flow.rpt
part2.map.rpt
part2.map.smsg
part2.map.summary
part2.pin
part2.pof
part2.qpf
part2.qsf
part2.sim.rpt
part2.sof
part2.tan.rpt
part2.tan.summary
part2.v
part2.v.bak
part2.vwf
이것은 높은 품질의 소스 코드입니다,당신이 회원 인 경우, 로그인하십시오. 당신은 회원이 아닌 경우, 등록하시기 바랍니다 .
관련 소스코드
[digital watermark] - 디지털 비디오 Watermarking 구성표의 MATLAB 구현 비디오 파일에 워터 마크를 포함할 수 있습니다.
[DigitalIndicatorDemo] - 디지털 표시기 데모, MFC, Visual C 디지털 표시기 데모, MFC, Visual C
[DigitalClock] - 플래시 빌더를 사용 하 여 어도비 AIR 전자 시계 소스 코드 개발
[Digital8BitLibrary] - 디지털 비트 논리 libery 로직 시스템을 사용 하 여
[all_digital_fm_receiver_latest.tar] - FPGA에 VHDL 이더넷 구현
[digit_deletion_game-rev1.0] - 베릴로그에 의해 implented 수 자리 삭제 게임입니다.이 게임은 20 년 전에 카시오 게임에 사용 되었다.베릴로그 그것 했다. 게임 규칙은 simple.number에서 임의 생성 되 고 사용자 표시 순서에서 숫자를 삭제 됩니다.Fun.has 테스트를 통과 해야 합니다.
[Digital-Design-Through-Verilog] - cpu 디자인으로 접근 라자 sekhar 08-12
[Prentice-Hall---Verilog-HDL---A-Guid...] - 완전 한 Verilog 하드 웨어 설명 언어 텍스트 책 쉽게 배울 수 있습니다.
[digit_book_jpg_x11] - 하나는 최고 전자 앨범 Borch S3C2410 개발 보드를 실행할 수 있습니다. 또한 수 반복적으로 레드햇
[Digital Communication] - Digital Communication
다운로드 주소
download DownLoad
Comments: 다운로드 후 값매기다를 잊지 마세요! Comment...
About - Advertise - Sitemap