간단한 CPU Verilog 소스 코드를 포함 하는 MIIPS 파일




File list:
processor
........\work
........\....\adder
........\....\.....\verilog.asm
........\....\.....\_primary.dat
........\....\.....\_primary.vhd
........\....\alu
........\....\...\verilog.asm
........\....\...\_primary.dat
........\....\...\_primary.vhd
........\....\aludec
........\....\......\verilog.asm
........\....\......\_primary.dat
........\....\......\_primary.vhd
........\....\controller
........\....\..........\verilog.asm
........\....\..........\_primary.dat
........\....\..........\_primary.vhd
........\....\datapath
........\....\........\verilog.asm
........\....\........\_primary.dat
........\....\........\_primary.vhd
........\....\dmem
........\....\....\verilog.asm
........\....\....\_primary.dat
........\....\....\_primary.vhd
........\....\equal
........\....\.....\verilog.asm
........\....\.....\_primary.dat
........\....\.....\_primary.vhd
........\....\flopr
........\....\.....\verilog.asm
........\....\.....\_primary.dat
........\....\.....\_primary.vhd
........\....\flopr1
........\....\......\verilog.asm
........\....\......\_primary.dat
........\....\......\_primary.vhd
........\....\flopr11
........\....\.......\verilog.asm
........\....\.......\_primary.dat
........\....\.......\_primary.vhd
........\....\flopr2
........\....\......\verilog.asm
........\....\......\_primary.dat
........\....\......\_primary.vhd
........\....\flopr3
........\....\......\verilog.asm
........\....\......\_primary.dat
........\....\......\_primary.vhd
........\....\flopr4
........\....\......\verilog.asm
........\....\......\_primary.dat
........\....\......\_primary.vhd
........\....\hazardunit
........\....\..........\verilog.asm
........\....\..........\_primary.dat
........\....\..........\_primary.vhd
........\....\imem
........\....\....\verilog.asm
........\....\....\_primary.dat
........\....\....\_primary.vhd
........\....\maindec
........\....\.......\verilog.asm
........\....\.......\_primary.dat
........\....\.......\_primary.vhd
........\....\mips
........\....\....\verilog.asm
........\....\....\_primary.dat
........\....\....\_primary.vhd
........\....\mux2
........\....\....\verilog.asm
........\....\....\_primary.dat
........\....\....\_primary.vhd
........\....\mux3
........\....\....\verilog.asm
........\....\....\_primary.dat
........\....\....\_primary.vhd
........\....\mux4
........\....\....\verilog.asm
........\....\....\_primary.dat
........\....\....\_primary.vhd
........\....\regfile
........\....\.......\verilog.asm
........\....\.......\_primary.dat
........\....\.......\_primary.vhd
........\....\signext
........\....\.......\verilog.asm
........\....\.......\_primary.dat
........\....\.......\_primary.vhd
........\....\sl2
........\....\...\verilog.asm
........\....\...\_primary.dat
........\....\...\_primary.vhd
........\....\testbench
........\....\.........\verilog.asm
........\....\.........\_primary.dat
........\....\.........\_primary.vhd
........\....\top
........\....\...\verilog.asm
........\....\...\_primary.dat
........\....\...\_primary.vhd
........\....\memfile.dat
........\....\_info
........\adder.v
........\alu.v
........\controller.v
........\controller.v.bak
........\datapath.v
........\datapath.v.bak
........\datapath1.v
........\dmem.v
........\equal.v
........\flop.v
........\flop2.v
........\flopr.v
........\flopr1.v
........\flopr3.v
........\flopr4.v
........\hazardunit.v
........\hewenjuan.cr.mti
........\hewenjuan.mpf
........\imem.v
........\memfile.dat
........\memfile.dat.bak
........\mips.v
........\mips.v.bak
........\mux2.v
........\mux3.v
........\mux3.v.bak
........\processor.cr.mti
........\processor.mpf
........\regfile.v
........\signext.v
........\sl2.v
........\testbench.v
........\testbench.v.bak
........\test_flop.v
........\top.v
........\top.v.bak
........\transcript
........\vsim.wlf