진짜 단순히 verilog 시계(translate from):Real simply clock on verilog




File list:
clock
....\isim
....\....\temp
....\....\....\vlg1E
....\....\....\.....\real__time__clk__verilog.bin
....\....\....\vlg2D
....\....\....\.....\glbl.bin
....\....\....\hdllib.ref
....\....\....\hdpdeps.ref
....\....\work
....\....\....\glbl
....\....\....\....\mingw
....\....\....\....\.....\glbl.obj
....\....\....\....\glbl.h
....\....\....\real__time__clk__verilog
....\....\....\........................\mingw
....\....\....\........................\.....\real__time__clk__verilog.obj
....\....\....\........................\real__time__clk__verilog.h
....\....\....\........................\xsimreal__time__clk__verilog.cpp
....\....\....\vlg1E
....\....\....\.....\real__time__clk__verilog.bin
....\....\....\vlg2D
....\....\....\.....\glbl.bin
....\....\....\hdllib.ref
....\....\....\hdpdeps.ref
....\isim.tmp_save
....\.............\_1
....\_xmsgs
....\......\fuse.xmsgs
....\clock.ise
....\clock.ise_ISE_Backup
....\clock.restore
....\isim.cmd
....\isim.hdlsourcefiles
....\isim.log
....\isimwavedata.xwv
....\real_time_clk_verilog.v
....\real_time_clk_verilog_beh.prj
....\real_time_clk_verilog_isim_beh.exe
....\real_time_clk_verilog_isim_beh.wfs
....\real_time_clk_verilog_stx.prj
....\real_time_clk_verilog_summary.html
....\simulate_dofile.log
....\xilinxsim.ini
....\__ISE_repository_clock.ise_.lock