집 | 다운로드 | 방명록 | 디렉토리
digtak → 다운로드 → 하드웨어/embedded → VHDL
검색:
Verilog
  • 분류:하드웨어/embedded - VHDL
  • 도구 개발:VHDL
  • 크기:1.31 MB
  • 업로드 시간:2010/8/30 10:39:51
  • 업 로더:W_it
  • 다운로드 통계:
설명
: DDS 측정 단계 사인파 신호 생성기 및 주파수 측정 모듈의 베릴로그 구현


PLL_wave0.jpg

File list:
WorkOneBetaC
...........\db
...........\..\altsyncram_4331.tdf
...........\..\altsyncram_fp21.tdf
...........\..\altsyncram_v531.tdf
...........\..\prev_cmp_WorkOneBeta.asm.qmsg
...........\..\prev_cmp_WorkOneBeta.eda.qmsg
...........\..\prev_cmp_WorkOneBeta.fit.qmsg
...........\..\prev_cmp_WorkOneBeta.map.qmsg
...........\..\prev_cmp_WorkOneBeta.sim.qmsg
...........\..\prev_cmp_WorkOneBeta.tan.qmsg
...........\..\wed.wsf
...........\..\WorkOneBeta.(0).cnf.cdb
...........\..\WorkOneBeta.(0).cnf.hdb
...........\..\WorkOneBeta.(1).cnf.cdb
...........\..\WorkOneBeta.(1).cnf.hdb
...........\..\WorkOneBeta.(10).cnf.cdb
...........\..\WorkOneBeta.(10).cnf.hdb
...........\..\WorkOneBeta.(11).cnf.cdb
...........\..\WorkOneBeta.(11).cnf.hdb
...........\..\WorkOneBeta.(12).cnf.cdb
...........\..\WorkOneBeta.(12).cnf.hdb
...........\..\WorkOneBeta.(13).cnf.cdb
...........\..\WorkOneBeta.(13).cnf.hdb
...........\..\WorkOneBeta.(14).cnf.cdb
...........\..\WorkOneBeta.(14).cnf.hdb
...........\..\WorkOneBeta.(15).cnf.cdb
...........\..\WorkOneBeta.(15).cnf.hdb
...........\..\WorkOneBeta.(16).cnf.cdb
...........\..\WorkOneBeta.(16).cnf.hdb
...........\..\WorkOneBeta.(17).cnf.cdb
...........\..\WorkOneBeta.(17).cnf.hdb
...........\..\WorkOneBeta.(18).cnf.cdb
...........\..\WorkOneBeta.(18).cnf.hdb
...........\..\WorkOneBeta.(2).cnf.cdb
...........\..\WorkOneBeta.(2).cnf.hdb
...........\..\WorkOneBeta.(3).cnf.cdb
...........\..\WorkOneBeta.(3).cnf.hdb
...........\..\WorkOneBeta.(4).cnf.cdb
...........\..\WorkOneBeta.(4).cnf.hdb
...........\..\WorkOneBeta.(5).cnf.cdb
...........\..\WorkOneBeta.(5).cnf.hdb
...........\..\WorkOneBeta.(6).cnf.cdb
...........\..\WorkOneBeta.(6).cnf.hdb
...........\..\WorkOneBeta.(7).cnf.cdb
...........\..\WorkOneBeta.(7).cnf.hdb
...........\..\WorkOneBeta.(8).cnf.cdb
...........\..\WorkOneBeta.(8).cnf.hdb
...........\..\WorkOneBeta.(9).cnf.cdb
...........\..\WorkOneBeta.(9).cnf.hdb
...........\..\WorkOneBeta.asm.qmsg
...........\..\WorkOneBeta.cbx.xml
...........\..\WorkOneBeta.cmp.bpm
...........\..\WorkOneBeta.cmp.cdb
...........\..\WorkOneBeta.cmp.ecobp
...........\..\WorkOneBeta.cmp.hdb
...........\..\WorkOneBeta.cmp.logdb
...........\..\WorkOneBeta.cmp.rdb
...........\..\WorkOneBeta.cmp.tdb
...........\..\WorkOneBeta.cmp0.ddb
...........\..\WorkOneBeta.cmp_bb.cdb
...........\..\WorkOneBeta.cmp_bb.hdb
...........\..\WorkOneBeta.cmp_bb.logdb
...........\..\WorkOneBeta.cmp_bb.rcf
...........\..\WorkOneBeta.dbp
...........\..\WorkOneBeta.db_info
...........\..\WorkOneBeta.eco.cdb
...........\..\WorkOneBeta.eda.qmsg
...........\..\WorkOneBeta.fit.qmsg
...........\..\WorkOneBeta.hier_info
...........\..\WorkOneBeta.hif
...........\..\WorkOneBeta.map.bpm
...........\..\WorkOneBeta.map.cdb
...........\..\WorkOneBeta.map.ecobp
...........\..\WorkOneBeta.map.hdb
...........\..\WorkOneBeta.map.logdb
...........\..\WorkOneBeta.map.qmsg
...........\..\WorkOneBeta.map_bb.cdb
...........\..\WorkOneBeta.map_bb.hdb
...........\..\WorkOneBeta.map_bb.logdb
...........\..\WorkOneBeta.pre_map.cdb
...........\..\WorkOneBeta.pre_map.hdb
...........\..\WorkOneBeta.psp
...........\..\WorkOneBeta.pss
...........\..\WorkOneBeta.rpp.qmsg
...........\..\WorkOneBeta.rtlv.hdb
...........\..\WorkOneBeta.rtlv_sg.cdb
...........\..\WorkOneBeta.rtlv_sg_swap.cdb
...........\..\WorkOneBeta.sgate.rvd
...........\..\WorkOneBeta.sgate_sm.rvd
...........\..\WorkOneBeta.sgdiff.cdb
...........\..\WorkOneBeta.sgdiff.hdb
...........\..\WorkOneBeta.signalprobe.cdb
...........\..\WorkOneBeta.sim.hdb
...........\..\WorkOneBeta.sim.qmsg
...........\..\WorkOneBeta.sim.rdb
...........\..\WorkOneBeta.sim_ori.vwf
...........\..\WorkOneBeta.sld_design_entry.sci
...........\..\WorkOneBeta.sld_design_entry_dsc.sci
...........\..\WorkOneBeta.syn_hier_info
...........\..\WorkOneBeta.tan.qmsg
...........\simulation
...........\..........\activehdl
...........\..........\.........\WorkOneBeta.vo
...........\..........\.........\WorkOneBeta_v.sdo
...........\timing
...........\......\primetime
...........\......\.........\WorkOneBeta.vo
...........\......\.........\WorkOneBeta_pt_v.tcl
...........\......\.........\WorkOneBeta_v.sdo
...........\Accumulater.v
...........\Accumulater.v.bak
...........\Adapter.v
...........\Adjust.bsf
...........\Adjust.v
...........\Adjust.v.bak
...........\DDS.v
...........\Degree.mif
...........\FreFindTable.v
...........\FreFindTable_bb.v
...........\Hz.mif
...........\Measure.bsf
...........\Measure.v
...........\Measure.v.bak
...........\PhaseFindTable.v
...........\PhaseFindTable_bb.v
...........\PLL.bsf
...........\PLL.ppf
...........\PLL.v
...........\PLL_bb.v
...........\PLL_wave0.jpg
PLL_wave0.jpg
...........\PLL_waveforms.html
...........\prev_cmp_WorkOneBeta.qmsg
...........\Read.bsf
...........\Read.v
...........\Read.v.bak
...........\SinFindTable.v
...........\SinFindTable_bb.v
...........\Sin_12b.mif
...........\Strobe.bsf
...........\Strobe.v
...........\Strobe.v.bak
...........\WorkOne.v
...........\WorkOne.v.bak
...........\WorkOneBeta.asm.rpt
...........\WorkOneBeta.cdf
...........\WorkOneBeta.done
...........\WorkOneBeta.dpf
...........\WorkOneBeta.eda.rpt
...........\WorkOneBeta.fit.rpt
...........\WorkOneBeta.fit.smsg
...........\WorkOneBeta.fit.summary
...........\WorkOneBeta.flow.rpt
...........\WorkOneBeta.map.rpt
...........\WorkOneBeta.map.smsg
...........\WorkOneBeta.map.summary
...........\WorkOneBeta.pin
...........\WorkOneBeta.pof
...........\WorkOneBeta.qpf
...........\WorkOneBeta.qsf
...........\WorkOneBeta.sim.rpt
...........\WorkOneBeta.sof
...........\WorkOneBeta.tan.rpt
...........\WorkOneBeta.tan.summary
...........\WorkOneBeta.vwf
...........\WorkOneBeta_description.txt
이것은 높은 품질의 소스 코드입니다,당신이 회원 인 경우, 로그인하십시오. 당신은 회원이 아닌 경우, 등록하시기 바랍니다 .
관련 소스코드
[verilog lock] - 베릴로그를 이용한 디지털 도어락의 설계와 그 소스코드
[verilog Quiz] - 이것은 덧셈 퀴즈를 내는 고급 코드입니다. 오답과 정답을 피에조를 이용하여 소리로 가려냅니다. 또한 quaurtus2 를 이용하여 키트와 연동이 가능한 코드입니다.
[Verilog_files_and_simulation_png_ima...] - 기 수 4 부스 플라이어 Verilog hdl 코드 모듈
[verilog] - 베릴로그 HDL1. 적외선 전송 변조 회로 2. 소수 주파수-3. 최대 공약수와 최소 공배수 4. 초시계 완전 한 소스 코드, 테스트를 통과 했다.
[PS2UART_verilog] - PS/2 키보드 인터페이스 구현 Verilog, PS/2 키보드 데이터 수신 및 PC 디스플레이 RS232 통해 전송 하는 ASCII 코드 변환에 기반 합니다.
[Verilog-HDLTOP-DOWN] - 모델링 Verilog HDL 디자인 단순화만 8 지침, 가기-계층 디자인의 RISC 중앙 처리 장치 (CPU)의 길이 1 바이트를 사용 하 여.
[cordic_verilogfiles] - VHDL을 사용 하 여 FPGA에 FFT의 디자인
[1024FFT-verilog-hdl] - Verilog HDL 스파르타 3E IFFT 알고리즘 프로그램을 기반으로
[sparc_verilog] - RISC 마이크로프로세서의 Verilog 소스 코드를 엽니다. SPARC 아키텍처를 기반으로 통합 될 수 있는 직접. CPU의 완전 한 소스 코드에 대 한 테스트를 통과 했다.
[mini_cpu_verilog] - 베릴로그, 간단한 CPU 쓰기 상세한 주석 소스 코드의 무결성, 있으며 직접 사용할 수 있습니다.
다운로드 주소
download DownLoad
Comments: 다운로드 후 값매기다를 잊지 마세요! Comment...
About - Advertise - Sitemap
Copyright © 2014 . All Rights Reserved .