하지만 불과 5 명령하지만,이 예제를 통해 CPU의 구조를 이해하는 이건 간단한 Verilog 프로세서와 함께, 그리고 서면 프로세서의 개발 방법, 난 거기에 위대한 영감의 원천이 될 것입니다.




File list:
sap1
...\compile
...\.......\contents.lib~
...\.......\mega.asm
...\.......\mega.bin
...\.......\mega.dag
...\.......\mega.dbg
...\.......\mega.elb
...\.......\mega.itf
...\.......\mega.mod
...\.......\mega.off
...\.......\sap1.epr
...\.......\sap1.erf
...\.......\sap1.opt
...\.......\sources.sth
...\.......\vcp.mod
...\.......\vcp.top
...\.......\wave0.dat
...\.......\wave1.dat
...\.......\wave10.dat
...\.......\wave11.dat
...\.......\wave12.dat
...\.......\wave2.dat
...\.......\wave3.dat
...\.......\wave4.dat
...\.......\wave5.dat
...\.......\wave6.dat
...\.......\wave7.dat
...\.......\wave8.dat
...\.......\wave9.dat
...\log
...\...\compile.log
...\...\console.log
...\...\find.log
...\...\simulation.log
...\src
...\...\TestBench
...\...\.........\SAP_1_TB.v
...\...\.........\SAP_1_TB_runtest.do
...\...\.........\SAP_1_TB_settings.txt
...\...\prom.v
...\...\SAP_1.v
...\...\Waveform Editor 1.awf
...\0.mgf
...\1.mgf
...\3.mgf
...\bde.set
...\compile.cfg
...\elaboration.log
...\projlib.cfg
...\sap1.adf
...\sap1.LIB
...\sap1.wsp