uart_verilog the Verilog 소스 코드의 디버그 시리얼 포트 ModelSim 시뮬레이션의 전체 소스 코드를 직접 테

검색:

uart_verilog

분류:하드웨어/embedded - VHDL 도구 개발:VHDL 크기:10.0 KB 업로드 시간:2009/5/1 3:44:58 업 로더:admin_ittc2 다운로드 통계:

설명

the Verilog 소스 코드의 디버그 시리얼 포트 ModelSim 시뮬레이션의 전체 소스 코드를 직접 테스트하여 사용할 수있습니다하에 사용할 수있습니다.

File list:
uart_verilog
...........\rcvr.v
...........\rcvr_tf.v
...........\readme.doc
...........\readme.txt
...........\txmit.v
...........\txmit_tf.v
...........\uart.v

이것은 높은 품질의 소스 코드입니다,당신이 회원 인 경우, 로그인하십시오. 당신은 회원이 아닌 경우, 등록하시기 바랍니다 .

관련 소스코드

[DATALOGGER_UART_H48CX2] - 코드에 대 한 H48C ACELEROMETER 및 PARALLAXUSE 프로 펠 러 마이크로컨트롤러와 스핀 언어에서 USB DATALOGGER 완료
[MSP430F5438A-UART0-and-UART1] - MSP430F5438A UART 테스트 프로그램을 UART0, UART1 테스트, 완전 한 소스 코드와 함께 96 속도 테스트를 거쳤습니다.
[PS2UART_verilog] - PS/2 키보드 인터페이스 구현 Verilog, PS/2 키보드 데이터 수신 및 PC 디스플레이 RS232 통해 전송 하는 ASCII 코드 변환에 기반 합니다.
[UART_TVHDL] - UART 통신 디자인 VHDL에 기반: PC 시리얼 포트 (RS232) 통신 CPLD의 실현. CPLD 행 및 FIFO (선입 메모리의 경우)에서 처음에 쓴 데이터 PC 8 비트 데이터를 받을 수 있습니다, 그리고 다음 8 비트 데이터의 완료를 PC로 전송 후 FIFO 로부터 제거는 CPLD 수신. 테스트를 통과 했다.
[quartus-11.0-crack] - Quartus II 11 설명 Quartus-크래킹 소프트웨어의 최신 버전을 사용할 수 있습니다.
[my_uart1_VERILOG_using-PLL] - 베릴로그 UART 예제, RS232 Verilog 예제입니다. PC 보드 (FPGA)를 바이트 (바이트)를 보냅니다, 포스트백 (1 바이트) 보드. 간단, 노트의 예. PLL, 그리고 3: 2의 데이터를 사용 하 여 테스트를 통과 했다.
[uart_echo] - TI stellaris 피 M3 UART 예제 코드
[STM32_UART2.ZIP] - Stm32F103 완전히 IAR5.4 엔지니어링, 직렬, 타이머를 사용할 수에 따라
[1.17-uart-interrupt] - S3C2440UART 입 소스 코드의 무결성, 디버깅 루틴을 방해 하며 직접 사용할 수 있습니다.
[stm32f2_uarttest] - stm32f2 usart 테스트 프로그램

다운로드 주소

DownLoad

Comments: 다운로드 후 값매기다를 잊지 마세요! Comment...

About - Advertise - Sitemap