verilog I2C 인터페이스를 통해 읽기 및이 프로젝트에 EEPROM이 쓰고, 우리는 Verilog HDL을 사용하여

검색:

verilog

분류:하드웨어/embedded - VHDL 도구 개발:VHDL 크기:8.00 KB 업로드 시간:2010/7/3 1:02:31 업 로더:Wo_it 다운로드 통계:

설명

I2C 인터페이스를 통해 읽기 및이 프로젝트에 EEPROM이 쓰고, 우리는 Verilog HDL을 사용하여 I2C 버스 일부 기능을 달성하고, 버스를 통해 수행할 수있습니다, 읽기 및 AT24C02에서 작업을 써주세요. 읽고 위해서는 결과의 관찰을 촉진하기 위해 EEPROM이 쓰고, 우리가 읽고 데이터를 동시에 7 - 세그먼트에 디지털 관이 표시, 쓰기 및 읽기 설정하고 0부터 255까지의 사이클에 데이터를 쓰고, 그렇게 쉽게 비교할 수있습니다.

File list:
verilog
......\hc164_driver.v
......\i2c_top.v
......\i2c_wr.v

이것은 높은 품질의 소스 코드입니다,당신이 회원 인 경우, 로그인하십시오. 당신은 회원이 아닌 경우, 등록하시기 바랍니다 .

관련 소스코드

[verilog lock] - 베릴로그를 이용한 디지털 도어락의 설계와 그 소스코드
[verilog Quiz] - 이것은 덧셈 퀴즈를 내는 고급 코드입니다. 오답과 정답을 피에조를 이용하여 소리로 가려냅니다. 또한 quaurtus2 를 이용하여 키트와 연동이 가능한 코드입니다.
[Verilog] - : DDS 측정 단계 사인파 신호 생성기 및 주파수 측정 모듈의 베릴로그 구현
[Verilog_files_and_simulation_png_ima...] - 기 수 4 부스 플라이어 Verilog hdl 코드 모듈
[verilog] - 베릴로그 HDL1. 적외선 전송 변조 회로 2. 소수 주파수-3. 최대 공약수와 최소 공배수 4. 초시계 완전 한 소스 코드, 테스트를 통과 했다.
[PS2UART_verilog] - PS/2 키보드 인터페이스 구현 Verilog, PS/2 키보드 데이터 수신 및 PC 디스플레이 RS232 통해 전송 하는 ASCII 코드 변환에 기반 합니다.
[Verilog-HDLTOP-DOWN] - 모델링 Verilog HDL 디자인 단순화만 8 지침, 가기-계층 디자인의 RISC 중앙 처리 장치 (CPU)의 길이 1 바이트를 사용 하 여.
[cordic_verilogfiles] - VHDL을 사용 하 여 FPGA에 FFT의 디자인
[1024FFT-verilog-hdl] - Verilog HDL 스파르타 3E IFFT 알고리즘 프로그램을 기반으로
[sparc_verilog] - RISC 마이크로프로세서의 Verilog 소스 코드를 엽니다. SPARC 아키텍처를 기반으로 통합 될 수 있는 직접. CPU의 완전 한 소스 코드에 대 한 테스트를 통과 했다.

다운로드 주소

DownLoad

Comments: 다운로드 후 값매기다를 잊지 마세요! Comment...

About - Advertise - Sitemap