| 다운로드 | 방명록 | 디렉토리
digtak다운로드하드웨어/embeddedVHDL
검색:
verilog_hdl_135_examples
  • 분류:하드웨어/embedded - VHDL
  • 도구 개발:VHDL
  • 크기:165 KB
  • 업로드 시간:2010/8/14 1:29:59
  • 업 로더:Wo_it
  • 다운로드 통계:
설명
그리고 소스 코드의 무결성을 135와 매우 유용 소스 공통 회로를 Verilog로 직접 사용될 수있습니다.




File list:
verilog_hdl教程135例
................\source
................\......\chap10
................\......\......\acc.acf
................\......\......\acc.hif
................\......\......\acc.v
................\......\......\accn.v
................\......\......\add8.v
................\......\......\adder8.v
................\......\......\block1.v
................\......\......\block2.v
................\......\......\block3.v
................\......\......\block4.v
................\......\......\control.v
................\......\......\fsm.v
................\......\......\longframe1.v
................\......\......\longframe2.v
................\......\......\pipeline.v
................\......\......\reg8.v
................\......\......\resource1.v
................\......\......\resource2.v
................\......\chap11
................\......\......\account.v
................\......\......\clock.v
................\......\......\count10.v
................\......\......\fre_ctrl.v
................\......\......\latch_16.v
................\......\......\paobiao.v
................\......\......\sell.v
................\......\......\song.v
................\......\......\traffic.v
................\......\chap12
................\......\......\add_ahead.v
................\......\......\add_bx.v
................\......\......\add_jl.v
................\......\......\add_tree.v
................\......\......\correlator.v
................\......\......\crc.v
................\......\......\cycle.v
................\......\......\decoder1.v
................\......\......\decoder2.v
................\......\......\fir.v
................\......\......\linear.v
................\......\......\mult.v
................\......\......\mult4x4.v
................\......\chap3
................\......\.....\adder4.acf
................\......\.....\adder4.hif
................\......\.....\adder4.ndb
................\......\.....\adder4.v
................\......\.....\adder_tp.v
................\......\.....\aoi.v
................\......\.....\count4.v
................\......\.....\count4_tp.v
................\......\chap5
................\......\.....\adder.v
................\......\.....\adder16.v
................\......\.....\alu.v
................\......\.....\block.v
................\......\.....\buried_ff.v
................\......\.....\compile.v
................\......\.....\count.v
................\......\.....\count60.v
................\......\.....\decode4_7.v
................\......\.....\loop1.v
................\......\.....\loop2.v
................\......\.....\loop3.v
................\......\.....\mult_for.v
................\......\.....\mult_repeat.v
................\......\.....\mux21_1.v
................\......\.....\mux21_2.v
................\......\.....\mux4_1.v
................\......\.....\mux_casez.v
................\......\.....\non_block.v
................\......\.....\test.v
................\......\.....\voter7.v
................\......\.....\wave1.v
................\......\.....\wave2.v
................\......\chap6
................\......\.....\alutask.v
................\......\.....\alu_tp.v
................\......\.....\code_83.v
................\......\.....\count.v
................\......\.....\funct.v
................\......\.....\funct_tp.v
................\......\.....\paral1.v
................\......\.....\paral2.v
................\......\.....\serial1.v
................\......\.....\serial2.v
................\......\chap7
................\......\.....\add4_1.v
................\......\.....\add4_2.v
................\......\.....\add4_3.v
................\......\.....\count4.v
................\......\.....\full_add1.v
................\......\.....\full_add2.v
................\......\.....\full_add3.v
................\......\.....\full_add4.v
................\......\.....\full_add5.v
................\......\.....\half_add1.v
................\......\.....\half_add2.v
................\......\.....\half_add3.v
................\......\.....\half_add4.v
................\......\.....\mux2_1a.v
................\......\.....\mux2_1b.v
................\......\.....\mux2_1c.v
................\......\.....\mux4_1a.v
................\......\.....\mux4_1b.v
................\......\.....\mux4_1c.v
................\......\.....\mux4_1d.v
................\......\chap8
................\......\.....\add8_tp.v
................\......\.....\carry_udp.v
................\......\.....\carry_udpx1.v
................\......\.....\carry_udpx2.v
................\......\.....\count8_tp.v
................\......\.....\delay.v
................\......\.....\dff.v
................\......\.....\dff_udp.v
................\......\.....\latch.v
................\......\.....\mult_tp.v
................\......\.....\mux31.v
................\......\.....\mux_tp.v
................\......\.....\random_tp.v
................\......\.....\rom.v
................\......\.....\test1.v
................\......\.....\test2.v
................\......\.....\time_dif.v
................\......\chap9
................\......\.....\bidir.v
................\......\.....\bidir2.v
................\......\.....\code_83.v
................\......\.....\decode47.v
................\......\.....\decoder_38.v
................\......\.....\dff.v
................\......\.....\dff1.v
................\......\.....\dff2.v
................\......\.....\encoder8_3.v
................\......\.....\gate1.v
................\......\.....\gate2.v
................\......\.....\gate3.v
................\......\.....\jk_ff.v
................\......\.....\johnson.v
................\......\.....\latch_1.v
................\......\.....\latch_2.v
................\......\.....\latch_8.v
................\......\.....\mac.v
................\......\.....\mac_tp.v
................\......\.....\map_lpm_ram.v
................\......\.....\mpc.v
................\......\.....\mpc_tp.v
................\......\.....\mux_case.v
................\......\.....\mux_if.v
................\......\.....\parity.v
................\......\.....\ram256x8.v
................\......\.....\reg8.v
................\......\.....\rom.v
................\......\.....\serial_pal.v
................\......\.....\shifter.v
................\......\.....\tri_1.v
................\......\.....\tri_2.v
................\......\.....\updown_count.v
................\......\examples.pdf
이것은 높은 품질의 소스 코드입니다,당신이 회원 인 경우, 로그인하십시오. 당신은 회원이 아닌 경우, 등록하시기 바랍니다 .
관련 소스코드
[verilog lock] - 베릴로그를 이용한 디지털 도어락의 설계와 그 소스코드
[verilog Quiz] - 이것은 덧셈 퀴즈를 내는 고급 코드입니다. 오답과 정답을 피에조를 이용하여 소리로 가려냅니다. 또한 quaurtus2 를 이용하여 키트와 연동이 가능한 코드입니다.
[Verilog] - : DDS 측정 단계 사인파 신호 생성기 및 주파수 측정 모듈의 베릴로그 구현
[Verilog_files_and_simulation_png_ima...] - 기 수 4 부스 플라이어 Verilog hdl 코드 모듈
[verilog] - 베릴로그 HDL1. 적외선 전송 변조 회로 2. 소수 주파수-3. 최대 공약수와 최소 공배수 4. 초시계 완전 한 소스 코드, 테스트를 통과 했다.
[PS2UART_verilog] - PS/2 키보드 인터페이스 구현 Verilog, PS/2 키보드 데이터 수신 및 PC 디스플레이 RS232 통해 전송 하는 ASCII 코드 변환에 기반 합니다.
[Verilog-HDLTOP-DOWN] - 모델링 Verilog HDL 디자인 단순화만 8 지침, 가기-계층 디자인의 RISC 중앙 처리 장치 (CPU)의 길이 1 바이트를 사용 하 여.
[cordic_verilogfiles] - VHDL을 사용 하 여 FPGA에 FFT의 디자인
[1024FFT-verilog-hdl] - Verilog HDL 스파르타 3E IFFT 알고리즘 프로그램을 기반으로
[sparc_verilog] - RISC 마이크로프로세서의 Verilog 소스 코드를 엽니다. SPARC 아키텍처를 기반으로 통합 될 수 있는 직접. CPU의 완전 한 소스 코드에 대 한 테스트를 통과 했다.
다운로드 주소
download DownLoad
Comments: 다운로드 후 값매기다를 잊지 마세요! Comment...
About - Advertise - Sitemap