| 다운로드 | 방명록 | 디렉토리
digtak다운로드하드웨어/embeddedVHDL
검색:
verilog_sample
  • 분류:하드웨어/embedded - VHDL
  • 도구 개발:VHDL
  • 크기:908 KB
  • 업로드 시간:2011/9/10 1:32:02
  • 업 로더:Wo_it
  • 다운로드 통계:
설명
시계에 대한 예제 코드 verilog(translate from):example code verilog for clock




File list:
verilog_sample
.............\verilog
.............\.......\dongho
.............\.......\......\db
.............\.......\......\..\dongho.db_info
.............\.......\......\..\dongho.eco.cdb
.............\.......\......\..\dongho.sld_design_entry.sci
.............\.......\......\..\prev_cmp_dongho.asm.qmsg
.............\.......\......\..\prev_cmp_dongho.fit.qmsg
.............\.......\......\..\prev_cmp_dongho.map.qmsg
.............\.......\......\..\prev_cmp_dongho.qmsg
.............\.......\......\..\prev_cmp_dongho.tan.qmsg
.............\.......\......\dongho.asm.rpt
.............\.......\......\dongho.done
.............\.......\......\dongho.dpf
.............\.......\......\dongho.fit.rpt
.............\.......\......\dongho.fit.smsg
.............\.......\......\dongho.fit.summary
.............\.......\......\dongho.flow.rpt
.............\.......\......\dongho.map.rpt
.............\.......\......\dongho.map.summary
.............\.......\......\dongho.pin
.............\.......\......\dongho.pof
.............\.......\......\dongho.qpf
.............\.......\......\dongho.qsf
.............\.......\......\dongho.qsf.bak
.............\.......\......\dongho.qws
.............\.......\......\dongho.sof
.............\.......\......\dongho.tan.rpt
.............\.......\......\dongho.tan.summary
.............\.......\......\dongho.v
.............\.......\......\dongho.v.bak
.............\.......\......\dongho_assignment_defaults.qdf
.............\.......\dongho2
.............\.......\.......\db
.............\.......\.......\..\dongho2.db_info
.............\.......\.......\..\dongho2.eco.cdb
.............\.......\.......\..\dongho2.sld_design_entry.sci
.............\.......\.......\..\prev_cmp_dongho2.asm.qmsg
.............\.......\.......\..\prev_cmp_dongho2.fit.qmsg
.............\.......\.......\..\prev_cmp_dongho2.map.qmsg
.............\.......\.......\..\prev_cmp_dongho2.qmsg
.............\.......\.......\..\prev_cmp_dongho2.tan.qmsg
.............\.......\.......\b2d.v
.............\.......\.......\b2d.v.bak
.............\.......\.......\clock.v
.............\.......\.......\dongho2.asm.rpt
.............\.......\.......\dongho2.done
.............\.......\.......\dongho2.dpf
.............\.......\.......\dongho2.fit.rpt
.............\.......\.......\dongho2.fit.smsg
.............\.......\.......\dongho2.fit.summary
.............\.......\.......\dongho2.flow.rpt
.............\.......\.......\dongho2.map.rpt
.............\.......\.......\dongho2.map.summary
.............\.......\.......\dongho2.pin
.............\.......\.......\dongho2.pof
.............\.......\.......\dongho2.qpf
.............\.......\.......\dongho2.qsf
.............\.......\.......\dongho2.qsf.bak
.............\.......\.......\dongho2.qws
.............\.......\.......\dongho2.sof
.............\.......\.......\dongho2.tan.rpt
.............\.......\.......\dongho2.tan.summary
.............\.......\.......\dongho2.v
.............\.......\.......\dongho2.v.bak
.............\.......\.......\dongho2_assignment_defaults.qdf
.............\.......\.......\IC74ls47.v
.............\.......\.......\IC74ls47.v.bak
.............\.......\LAB2
.............\.......\....\db
.............\.......\....\..\LAB2.(0).cnf.cdb
.............\.......\....\..\LAB2.(0).cnf.hdb
.............\.......\....\..\LAB2.(1).cnf.cdb
.............\.......\....\..\LAB2.(1).cnf.hdb
.............\.......\....\..\LAB2.(2).cnf.cdb
.............\.......\....\..\LAB2.(2).cnf.hdb
.............\.......\....\..\LAB2.(3).cnf.cdb
.............\.......\....\..\LAB2.(3).cnf.hdb
.............\.......\....\..\LAB2.(4).cnf.cdb
.............\.......\....\..\LAB2.(4).cnf.hdb
.............\.......\....\..\LAB2.analyze_file.qmsg
.............\.......\....\..\LAB2.asm.qmsg
.............\.......\....\..\LAB2.asm_labs.ddb
.............\.......\....\..\LAB2.cbx.xml
.............\.......\....\..\LAB2.cmp.bpm
.............\.......\....\..\LAB2.cmp.cdb
.............\.......\....\..\LAB2.cmp.ecobp
.............\.......\....\..\LAB2.cmp.hdb
.............\.......\....\..\LAB2.cmp.logdb
.............\.......\....\..\LAB2.cmp.rdb
.............\.......\....\..\LAB2.cmp.tdb
.............\.......\....\..\LAB2.cmp0.ddb
.............\.......\....\..\LAB2.db_info
.............\.......\....\..\LAB2.eco.cdb
.............\.......\....\..\LAB2.fit.qmsg
.............\.......\....\..\LAB2.hier_info
.............\.......\....\..\LAB2.hif
.............\.......\....\..\LAB2.map.bpm
.............\.......\....\..\LAB2.map.cdb
.............\.......\....\..\LAB2.map.ecobp
.............\.......\....\..\LAB2.map.hdb
.............\.......\....\..\LAB2.map.logdb
.............\.......\....\..\LAB2.map.qmsg
.............\.......\....\..\LAB2.map_bb.cdb
.............\.......\....\..\LAB2.map_bb.hdb
.............\.......\....\..\LAB2.map_bb.hdbx
.............\.......\....\..\LAB2.map_bb.logdb
.............\.......\....\..\LAB2.pre_map.cdb
.............\.......\....\..\LAB2.pre_map.hdb
.............\.......\....\..\LAB2.psp
.............\.......\....\..\LAB2.root_partition.cmp.atm
.............\.......\....\..\LAB2.root_partition.cmp.dfp
.............\.......\....\..\LAB2.root_partition.cmp.hdbx
.............\.......\....\..\LAB2.root_partition.cmp.logdb
.............\.......\....\..\LAB2.root_partition.cmp.rcf
.............\.......\....\..\LAB2.root_partition.map.atm
.............\.......\....\..\LAB2.root_partition.map.hdbx
.............\.......\....\..\LAB2.root_partition.map.info
.............\.......\....\..\LAB2.rtlv.hdb
.............\.......\....\..\LAB2.rtlv_sg.cdb
.............\.......\....\..\LAB2.rtlv_sg_swap.cdb
.............\.......\....\..\LAB2.sgdiff.cdb
.............\.......\....\..\LAB2.sgdiff.hdb
.............\.......\....\..\LAB2.signalprobe.cdb
.............\.......\....\..\LAB2.sld_design_entry.sci
.............\.......\....\..\LAB2.sld_design_entry_dsc.sci
.............\.......\....\..\LAB2.syn_hier_info
.............\.......\....\..\LAB2.tan.qmsg
.............\.......\....\..\LAB2.tis_db_list.ddb
.............\.......\....\..\prev_cmp_LAB2.asm.qmsg
.............\.......\....\..\prev_cmp_LAB2.fit.qmsg
.............\.......\....\..\prev_cmp_LAB2.map.qmsg
.............\.......\....\..\prev_cmp_LAB2.qmsg
.............\.......\....\..\prev_cmp_LAB2.tan.qmsg
.............\.......\....\LAB2.asm.rpt
.............\.......\....\LAB2.csv
.............\.......\....\LAB2.done
.............\.......\....\LAB2.dpf
.............\.......\....\LAB2.fit.rpt
.............\.......\....\LAB2.fit.smsg
.............\.......\....\LAB2.fit.summary
.............\.......\....\LAB2.flow.rpt
.............\.......\....\LAB2.map.rpt
.............\.......\....\LAB2.map.summary
.............\.......\....\LAB2.pin
.............\.......\....\LAB2.pof
.............\.......\....\LAB2.qpf
.............\.......\....\LAB2.qsf
.............\.......\....\LAB2.qsf.bak
.............\.......\....\LAB2.qws
.............\.......\....\LAB2.sof
.............\.......\....\LAB2.tan.rpt
.............\.......\....\LAB2.tan.summary
.............\.......\....\LAB2.v
.............\.......\....\LAB2.v.bak
.............\.......\dongho.v
.............\.......\dongho2.v
.............\.......\dongho3.v
.............\.......\LAB2.v
.............\b2d.v
.............\clock.v
.............\dongho2.v
.............\IC74ls47.v
이것은 높은 품질의 소스 코드입니다,당신이 회원 인 경우, 로그인하십시오. 당신은 회원이 아닌 경우, 등록하시기 바랍니다 .
관련 소스코드
[verilog lock] - 베릴로그를 이용한 디지털 도어락의 설계와 그 소스코드
[verilog Quiz] - 이것은 덧셈 퀴즈를 내는 고급 코드입니다. 오답과 정답을 피에조를 이용하여 소리로 가려냅니다. 또한 quaurtus2 를 이용하여 키트와 연동이 가능한 코드입니다.
[Verilog] - : DDS 측정 단계 사인파 신호 생성기 및 주파수 측정 모듈의 베릴로그 구현
[Verilog_files_and_simulation_png_ima...] - 기 수 4 부스 플라이어 Verilog hdl 코드 모듈
[verilog] - 베릴로그 HDL1. 적외선 전송 변조 회로 2. 소수 주파수-3. 최대 공약수와 최소 공배수 4. 초시계 완전 한 소스 코드, 테스트를 통과 했다.
[PS2UART_verilog] - PS/2 키보드 인터페이스 구현 Verilog, PS/2 키보드 데이터 수신 및 PC 디스플레이 RS232 통해 전송 하는 ASCII 코드 변환에 기반 합니다.
[Verilog-HDLTOP-DOWN] - 모델링 Verilog HDL 디자인 단순화만 8 지침, 가기-계층 디자인의 RISC 중앙 처리 장치 (CPU)의 길이 1 바이트를 사용 하 여.
[cordic_verilogfiles] - VHDL을 사용 하 여 FPGA에 FFT의 디자인
[1024FFT-verilog-hdl] - Verilog HDL 스파르타 3E IFFT 알고리즘 프로그램을 기반으로
[sparc_verilog] - RISC 마이크로프로세서의 Verilog 소스 코드를 엽니다. SPARC 아키텍처를 기반으로 통합 될 수 있는 직접. CPU의 완전 한 소스 코드에 대 한 테스트를 통과 했다.
다운로드 주소
download DownLoad
Comments: 다운로드 후 값매기다를 잊지 마세요! Comment...
About - Advertise - Sitemap