| clk |
| |
- 분류:하드웨어/embedded - VHDL
- 도구 개발:VHDL
- 크기:9.00 KB
- 업로드 시간:2011/5/22 6:00:47
- 업 로더:W_it
- 다운로드 통계:
|
| 설명 |
지연, 시계 동기화 문제 유용한 Verilog HDL CLK 시계
File list:
延迟时钟
...\延迟时钟Verilog.docx
이것은 높은 품질의 소스 코드입니다,당신이 회원 인 경우, 로그인하십시오. 당신은 회원이 아닌 경우, 등록하시기 바랍니다 .
|
| 관련 소스코드 |
[dig_clk1] - 디지털 clock1의 구현
[clk] - 는 Quartus II 프로젝트 파일, 전형적인 디지털 시계의 FPGA - 기반 프로젝트에는 하위 - 최고 50MHz 주파수, 세고, 모듈 디코딩됩니다.
[cclk_vhdl] - 는 Quartus II 프로젝트 파일, 전형적인 디지털 시계의 FPGA - 기반 프로젝트에는 하위 - 최고 50MHz 주파수, 세고, 모듈 디코딩됩니다. VHDL 언어를 사용합니다.
|
| 다운로드 주소 |
 DownLoad
|
| Comments: 다운로드 후 값매기다를 잊지 마세요! Comment... |
|
