| 다운로드 | 방명록 | 디렉토리
digtak다운로드하드웨어/embeddedVHDL
검색:
uart
  • 분류:하드웨어/embedded - VHDL
  • 도구 개발:VHDL
  • 크기:369 KB
  • 업로드 시간:2010/7/24 11:13:08
  • 업 로더:W_it
  • 다운로드 통계:
설명
시리얼 통신 프로그램, 하드웨어 설명 언어 VHDL 코드 간단한, 강력한 소스 코드의 무결성, 그리고 직접적으로 사용 될 수 있습니다.




File list:
uart
...\db
...\..\altsyncram_b9p.tdf
...\..\Desktop_.ini
...\..\uart.(0).cnf.cdb
...\..\uart.(0).cnf.hdb
...\..\uart.(1).cnf.cdb
...\..\uart.(1).cnf.hdb
...\..\uart.(2).cnf.cdb
...\..\uart.(2).cnf.hdb
...\..\uart.(3).cnf.cdb
...\..\uart.(3).cnf.hdb
...\..\uart.(4).cnf.cdb
...\..\uart.(4).cnf.hdb
...\..\uart.(5).cnf.cdb
...\..\uart.(5).cnf.hdb
...\..\uart.(6).cnf.cdb
...\..\uart.(6).cnf.hdb
...\..\uart.(7).cnf.cdb
...\..\uart.(7).cnf.hdb
...\..\uart.(8).cnf.cdb
...\..\uart.(8).cnf.hdb
...\..\uart.(9).cnf.cdb
...\..\uart.(9).cnf.hdb
...\..\uart.asm.qmsg
...\..\uart.cbx.xml
...\..\uart.cmp.cdb
...\..\uart.cmp.hdb
...\..\uart.cmp.rdb
...\..\uart.cmp.tdb
...\..\uart.cmp0.ddb
...\..\uart.db_info
...\..\uart.eco.cdb
...\..\uart.eda.qmsg
...\..\uart.fit.qmsg
...\..\uart.hier_info
...\..\uart.hif
...\..\uart.map.cdb
...\..\uart.map.hdb
...\..\uart.map.qmsg
...\..\uart.pre_map.cdb
...\..\uart.pre_map.hdb
...\..\uart.psp
...\..\uart.rtlv.hdb
...\..\uart.rtlv_sg.cdb
...\..\uart.rtlv_sg_swap.cdb
...\..\uart.sgdiff.cdb
...\..\uart.sgdiff.hdb
...\..\uart.signalprobe.cdb
...\..\uart.sld_design_entry.sci
...\..\uart.sld_design_entry_dsc.sci
...\..\uart.syn_hier_info
...\..\uart.tan.qmsg
...\..\uart_cmp.qrpt
...\simulation
...\..........\modelsim
...\..........\........\Desktop_.ini
...\..........\........\uart.vo
...\..........\........\uart_modelsim.xrf
...\..........\........\uart_v.sdo
...\..........\Desktop_.ini
...\Block1.bdf
...\cmp_state.ini
...\Desktop_.ini
...\div.bsf
...\div.vhd
...\filter.bsf
...\filter.vhd
...\rcvr.vhd
...\txmit.bsf
...\txmit.vhd
...\uart.asm.rpt
...\uart.bsf
...\uart.done
...\uart.eda.rpt
...\uart.fit.eqn
...\uart.fit.rpt
...\uart.fit.summary
...\uart.fld
...\uart.flow.rpt
...\uart.map.eqn
...\uart.map.rpt
...\uart.map.summary
...\uart.pin
...\uart.pof
...\uart.qpf
...\uart.qsf
...\uart.qws
...\uart.sof
...\uart.tan.rpt
...\uart.tan.summary
...\uart.vhd
...\uart_if.bsf
...\uart_if.vhd
...\uart_rom.bsf
...\uart_rom.vhd
이것은 높은 품질의 소스 코드입니다,당신이 회원 인 경우, 로그인하십시오. 당신은 회원이 아닌 경우, 등록하시기 바랍니다 .
관련 소스코드
[DATALOGGER_UART_H48CX2] - 코드에 대 한 H48C ACELEROMETER 및 PARALLAXUSE 프로 펠 러 마이크로컨트롤러와 스핀 언어에서 USB DATALOGGER 완료
[MSP430F5438A-UART0-and-UART1] - MSP430F5438A UART 테스트 프로그램을 UART0, UART1 테스트, 완전 한 소스 코드와 함께 96 속도 테스트를 거쳤습니다.
[uart] - 직렬 디버깅 도우미 기능과 프로그램 노트 PC와 FPGA 간의 직렬 통신의 실현 이다.
[PS2UART_verilog] - PS/2 키보드 인터페이스 구현 Verilog, PS/2 키보드 데이터 수신 및 PC 디스플레이 RS232 통해 전송 하는 ASCII 코드 변환에 기반 합니다.
[UART_TVHDL] - UART 통신 디자인 VHDL에 기반: PC 시리얼 포트 (RS232) 통신 CPLD의 실현. CPLD 행 및 FIFO (선입 메모리의 경우)에서 처음에 쓴 데이터 PC 8 비트 데이터를 받을 수 있습니다, 그리고 다음 8 비트 데이터의 완료를 PC로 전송 후 FIFO 로부터 제거는 CPLD 수신. 테스트를 통과 했다.
[quartus-11.0-crack] - Quartus II 11 설명 Quartus-크래킹 소프트웨어의 최신 버전을 사용할 수 있습니다.
[my_uart1_VERILOG_using-PLL] - 베릴로그 UART 예제, RS232 Verilog 예제입니다. PC 보드 (FPGA)를 바이트 (바이트)를 보냅니다, 포스트백 (1 바이트) 보드. 간단, 노트의 예. PLL, 그리고 3: 2의 데이터를 사용 하 여 테스트를 통과 했다.
[uart_echo] - TI stellaris 피 M3 UART 예제 코드
[STM32_UART2.ZIP] - Stm32F103 완전히 IAR5.4 엔지니어링, 직렬, 타이머를 사용할 수에 따라
[1.17-uart-interrupt] - S3C2440UART 입 소스 코드의 무결성, 디버깅 루틴을 방해 하며 직접 사용할 수 있습니다.
다운로드 주소
download DownLoad
Comments: 다운로드 후 값매기다를 잊지 마세요! Comment...
About - Advertise - Sitemap