| VHDL |
| |
- 분류:기타 클래스 - 문서 / 책/교재
- 도구 개발:PDF
- 크기:316 KB
- 업로드 시간:2009/10/10 15:31:13
- 업 로더:xiaodong83118
- 다운로드 통계:
|
| 설명 |
이더넷 인터페이스에 대해 설명합니다
File list:
ethernet_datasheet_OC_head.pdf
ethernet_product_brief_OC_head.pdf
eth_design_document.pdf
eth_speci.pdf
이것은 높은 품질의 소스 코드입니다,당신이 회원 인 경우, 로그인하십시오. 당신은 회원이 아닌 경우, 등록하시기 바랍니다 .
|
| 관련 소스코드 |
[VHDL] - 4 코드, 3 미터 및 VHDL에 배율!
[Image compression VHDl] - JPEG 이미지 압축 표준 VHDL 실현에서
[keyboard_vhdl] - 7-세그먼트 스크림 ascii 코드 인코딩 ps2 키보드.라이브러리 ieee 사용 ieee.std_logic_1164.all 사용 하 여 ieee.std_logic_arith.all 사용 ieee.std_logic_unsigned.all 엔터티 klawa ISPORT (keyboard_clk, keyboard_data, clock_25MHz, 리셋, read1: IN STD_LOGIC SW: std_logic_vector (4 downto 0)에서 HEX1, HEX2, HEX0, HEX3, HEX4, HEX5, HEX6, HEX7: std_logic_vector (6 downto 0) 아웃) 아키텍처 klawa klawa iscomponent keyboardPORT (keyboard_clk의 행동 종료keyboard_data, clock_25MHz, 리셋, read1:에서 세인트
[vhdl-pdelay] - 프로그래밍 가능 지연 레지스터 VHDL 소스 코드에서 (16 비트)
[DE2LCD_(VHDL)] - DE2 제어 액정 디스플레이 (LCD 제어 VHDL 쓰기)-DE2 LCD
[vhdl-pipeline-mips_latest.tar] - vhdl에서 mips 파이프라인
[VHDL_TipsTricks] - 탁구 게임 개발 및 VHDL에서 구현
[UART_TVHDL] - UART 통신 디자인 VHDL에 기반: PC 시리얼 포트 (RS232) 통신 CPLD의 실현. CPLD 행 및 FIFO (선입 메모리의 경우)에서 처음에 쓴 데이터 PC 8 비트 데이터를 받을 수 있습니다, 그리고 다음 8 비트 데이터의 완료를 PC로 전송 후 FIFO 로부터 제거는 CPLD 수신. 테스트를 통과 했다.
[VHDL1] - CPLD를 사용 하 여 자동 전송 속도 검색 메서드 데이터 수신기 모듈 시스템을 분석 자동 전송 속도 검출, 그것은, 방법의 응용 프로그램을 홍보 하기 위해서 마지막 시뮬레이션 결과, 주어진 언어를 프로그래밍 하는 VHDL의 사용 원칙을 도입 했다. 키워드: 시리얼 통신, 전송 속도, 자동-감지, 시뮬레이션 결과 테스트를 통과 했다.
[vhdl4] - 베릴로그 실험: 입력 및 출력은 2 4 8 이진 숫자 선택기의 자리
|
| 다운로드 주소 |
 DownLoad
|
| Comments: 다운로드 후 값매기다를 잊지 마세요! Comment... |
|
