FPGA를 소스 SDRAM을 소스, VHDL 언어, 기본 기능을 완벽하게 연결합니다. 효과가 좋아. 완전한 소스 코드를 직접적으로 사용될 수있습니다. 이 테스트를 통과했다.




File list:
ref-sdr-sdram-vhdl
.................\CVS
.................\db
.................\..\sdr_sdram.db_info
.................\..\sdr_sdram.eco.cdb
.................\..\sdr_sdram.sld_design_entry.sci
.................\doc
.................\...\CVS
.................\simulation
.................\..........\CVS
.................\..........\sdr_sdram_tb.vhd
.................\source
.................\......\CVS
.................\......\db
.................\......\..\sdr_sdram.db_info
.................\......\..\sdr_sdram.eco.cdb
.................\......\..\sdr_sdram.sld_design_entry.sci
.................\......\cmp_state.ini
.................\......\Command.vhd
.................\......\control_interface.vhd
.................\......\pll1.vhd
.................\......\sdr_data_path.vhd
.................\......\sdr_sdram.qpf
.................\......\sdr_sdram.qsf
.................\......\sdr_sdram.qws
.................\......\sdr_sdram.vhd
.................\cmp_state.ini
.................\license.txt
.................\readme_sdr_sdram.txt
.................\sdr_sdram.acf
.................\sdr_sdram.hif
.................\sdr_sdram.pdf
.................\sdr_sdram.qpf
.................\sdr_sdram.qsf
.................\sdr_sdram.qws