| 626.nnttsc_gen |
| NTSC 신호 생성기 VHDL 소스 코드. 완전한 소스 코드에 대한 BT656 형식으로 출력. |
| time: 2008-07-21 size:2.00 KB KB tool:其他 down: 6 |
|
| 627.dynnamic_diisplay |
| the Verilog HDL을 소스 코드의 4 디지털 LED가 동적 디스플레이, 그것을, 그리고 역동적인 4 - DEBUG을 촉진하기 위해 FPGA를위한 자리, 아주 고전적인, 간단하고 이해할 표시 ModelSim / ISSE / FPGA를 (XC3S250ETQ144) 확인 후 좋은 행동 모델을 달성하기 위해 공유되어야한다. |
| time: 2008-07-21 size:252 KB KB tool:其他 down: 5 |
|
| 628.ccllk_2div |
| VHDL 언어 2 prescaler 코드, 이해하기 쉬운가 개발한 |
| time: 2008-07-21 size:2.00 KB KB tool:其他 down: 2 |
|
| 629.Ethhernet_verilog_iip_core |
| 이더넷 (이더넷) Verilog IP 코어는 언어, 이더넷 Verilog 언어를 배울 수 있고 매우 큰 도움이 가지고있는 이더넷 verilogHDL 부드러운 - 코어를 작성하는 데 사용합니다. |
| time: 2008-07-21 size:883 KB KB tool:多平台 down: 0 |
|
| 630.ps22_keyboaard |
| PS2 키보드 Verilog 소스 코드, 아스키 코드를 지원합니다. 코드 출력, 키 출력, 언론과 정보 공개의 확대를 스캔 출력의 테스트를 거쳤습니다. |
| time: 2008-07-21 size:6.00 KB KB tool:VHDL down: 5 |
|
| 631.DE22_NIOS_HOST_MOUSSE_VGA |
| Verilog 코드를 배우고 학습 초보자에게 적합, 코드 DE2 플랫폼을 기반으로합니다. |
| time: 2008-07-21 size:12.0 KB KB tool:VHDL down: 1 |
|
| 632.FSMM_Moorre |
| 무어 상태 머신 VHDL 소스 프로그램에 관련, 난 당신의 소스 코드를 작성 도움이되기를 바랍니다. |
| time: 2008-07-21 size:113 KB KB tool:VHDL down: 1 |
|
| 633.8b__10bb |
| VHDL 개발, 8b - 10b 코덱 설계 인코더 : 8b/10b 인코더 (파일 : 8b10b 시험을 통과시켰다. |
| time: 2008-07-21 size:72.0 KB KB tool:VHDL down: 2 |
|
| 634.usbb_xilinxx_vhdl |
| 소스의 USB 절차의 FPGA - 기반, VHDL 언어의 사용합니다. 완전한 소스 코드입니다. |
| time: 2008-07-21 size:56.0 KB KB tool:VHDL down: 1 |
|
| 635.AD99826.vvhd |
| the VHDL 프로그램의 소스 DriverAD9826 드라이브, 테스트 드라이버에 의해 구동 소스 코드가 성공적으로 완료했다. |
| time: 2008-07-21 size:2.00 KB KB tool:VHDL down: 0 |
|
| 636.CPRRIzip |
| CPRI 표준의 WCDMA NodeB 섬유의 RF - 광 인터페이스 FPGA 디자인 격차를 바탕으로하여. pdf |
| time: 2008-07-21 size:3.50 MB KB tool:VHDL down: 0 |
|
| 637.xxaapp355 |
| 시리얼 ADC의 인터페이스 VHDL에서이 테스트를 통과해야 자일링스 CPLD를 기반으로 작성합니다. |
| time: 2008-07-21 size:34.0 KB KB tool:VHDL down: 1 |
|
| 638.ssppartan3 |
| 자일링스는 자사의 FPGA -, 고화질의 비디오 출력. 소스 코드의 무결성을 달성하기 위해, 그리고 개발 보드 VGA 출력 VHDL 소스 코드를 프로그램의 소스 코드를 spartan3 키보드 제어를 기반으로 직접 사용될 수있습니다. |
| time: 2008-07-21 size:5.00 KB KB tool:VHDL down: 2 |
|
| 639.NRZZ_2_Manchesterr |
| NRZ 맨체스터 코드 변환기를 Verilog로 |
| time: 2008-07-21 size:2.00 KB KB tool:其他 down: 0 |
|
| 640.difff_io_toop |
| LVDS 신청 절차의 Verilog HDL을 소스 코드 예제, 알테라에 의해 제공된 정보. 완전한 소스 코드를 직접적으로 사용될 수있습니다. 이 테스트를 통과했다. |
| time: 2008-07-21 size:516 KB KB tool:其他 down: 1 |
|
| 641.EDAAdesign((4) |
| 이 문서는 일부 VHDL 프로그래밍 및 예제 및 소스 코드 분석의 숫자의 개발, 희망에 대한 유용한 VHDL 매니아. 볼륨 2의 예는 다음과 같습니다 : 멀티 - 랜턴 컨트롤러의 설계 및 분석, 지능 설계 및 분석, 전자렌지 컨트롤러, 데이터 수집 및 제어 시스템, 엘리베이터 컨트롤러 설계와 전체 소스 코드의 분석을 훔치는 직접 사용될 수있습니다. |
| time: 2008-07-21 size:1.73 MB KB tool:VHDL down: 1 |
|
| 642.hdllc_vhddl |
| an HDLC 컨트롤러의 구현이 VHDL |
| time: 2008-07-21 size:177 KB KB tool:VHDL down: 1 |
 |
| 643.lcdd_controoler |
| VHDL LCD 컨트롤러와 함께, 실제 생산에 적용되었습니다 개발 |
| time: 2008-07-21 size:2.00 KB KB tool:VHDL down: 1 |
|
| 644.hannmingjiaaozhi |
| VHDL 구현 해밍 코드를 통해, 혼합 코드 인코딩 및 개발 환경은 Quartus 디코딩 |
| time: 2008-07-21 size:4.00 KB KB tool:VHDL down: 0 |
|
| 645.conntrol_dot_dispplay |
| 도트 매트릭스 디스플레이 - VHDL 소스 프로그램의 프로그램의 소스 코드의 완전한 소스 코드를 가지고있는 학생의 실험이다. |
| time: 2008-07-21 size:307 KB KB tool:VHDL down: 1 |
|
| 646.II22CVHDL |
| 은 I2C 절차의 VHDL 소스, 성공적으로 적용 시뮬레이션된 정확하고 완전한 소스 코드입니다. |
| time: 2008-07-21 size:39.0 KB KB tool:VHDL down: 0 |
|
| 647.cloock_desiign |
| 디지털 시계의 Verilog 코드 quartusII 개발 환경입니다. |
| time: 2008-07-21 size:406 KB KB tool:VHDL down: 1 |
|
| 648.segg7_11 |
| 같은 시간에, 같은 시간에 전시회에서 6 LED 디스플레이 컨트롤러의 VHDL 설명 사용 0,1,2,3,4,5 여섯 가지 디지털 그래픽에 여섯 자리의 입력 클록 주파수를 조정, 정말 관찰할 수있다는 여섯 인물의 표시의 안정성. 비동기 리셋 수 |
| time: 2008-07-21 size:2.00 KB KB tool:VHDL down: 0 |
|
| 649.Mattri_keey |
| 스캔 매트릭스 키보드 VHDL 코드, - 보드 디버깅 실험에서 귀하의 정보에 대한 |
| time: 2008-07-21 size:176 KB KB tool:VHDL down: 0 |
|
| 650.vgaa_gen__46 |
| Verilog vga 생성기 |
| time: 2008-07-21 size:2.00 KB KB tool:VHDL down: 0 |
|
