| 251.Verilog-HDLTOP-DOWN |
| 모델링 Verilog HDL 디자인 단순화만 8 지침, 가기-계층 디자인의 RISC 중앙 처리 장치 (CPU)의 길이 1 바이트를 사용 하 여. |
| time: 2011-04-19 size:42.0 KB KB tool:Visual C++ down: 1 |
|
| 252.IR |
| 적외선 수신 디코딩 회로 Verilog, 알테라 보드, quartusII 시뮬레이션 하 여 보드에서 유효성 검사를 위한 개발 환경에서 작성 |
| time: 2011-04-18 size:654 KB KB tool:VHDL down: 0 |
|
| 253.statemachine |
| 유한 상태 기계와 ModelSim 시뮬레이션 파일 및 시뮬레이션 결과의 VHDL 구현 |
| time: 2011-04-18 size:149 KB KB tool:VHDL down: 0 |
 |
| 254.vending |
| 이 verilog 자판기 코드입니다. 우리는 음료와 $1.25this decribes 모든 도면과 상태 다이어그램 소 다 먹을 수 있다.Ducksooyo ~ |
| time: 2011-04-17 size:110 KB KB tool:VHDL down: 3 |
|
| 255.Prueba2 |
| lksajhdcla kajsdkjna cwkjelas laksnc akjshdkj lAKJSKJD LAkhsdkq LKJALKF lkjhaskfnca elsjaf añ ljfa alñ ksjflj.añ djlkajdadffsdg-lksajhdcla kajsdkjna cwkjelas laksnc akjshdkj lAKJSKJD LAkhsdkq LKJALKF lkjhaskfnca elsjaf añ ljfa alñ ksjflj.añ djlkajdadffsdg |
| time: 2011-04-15 size:315 KB KB tool:VHDL down: 0 |
|
| 256.pong |
| Verilog 코드 핑퐁 게임 |
| time: 2011-04-13 size:318 KB KB tool:VHDL down: 2 |
|
| 257.Snake |
| 베릴로그, 뱀 게임, VGA, 키보드 |
| time: 2011-04-13 size:2.38 MB KB tool:VHDL down: 0 |
|
| 258.Timer |
| 임베디드 시스템의 모놀리식 통합된 타이머 Verilog 구현 합니다. 여러 구성 모드, 범용 타이머 디자인 서식 파일의 전체 소스 코드와 사용 될 테스트를 통과 했다. |
| time: 2011-04-12 size:5.00 KB KB tool:VHDL down: 0 |
|
| 259.CRC |
| 순환 중복 검사 (16 비트)를 아주 좋은 코드 코드 코드 확인 |
| time: 2011-04-09 size:148 KB KB tool:VHDL down: 0 |
 |
| 260.Leg8 |
| 상업 고속 8 비트 CPU 칩 설계, Verilog 언어에 의해 컴파일된, ISE 플랫폼 완료 |
| time: 2011-04-03 size:856 KB KB tool:Others down: 2 |
 |
| 261.filter_vhdl |
| 전나무와 IIR 필터 프로그램의 VHDL 언어입니다. 성자하여 시뮬레이션합니다. |
| time: 2011-04-03 size:37.0 KB KB tool:VHDL down: 0 |
|
| 262.report-hex-keypad-debouncer |
| 은 Quartus Verilog HDL을, 완전한 문서가 회로도, flowcharts, 그리고 16 진수를 구현하기위한 여러 가지 모듈을위한 Verilog 코드 |
| time: 2011-04-03 size:779 KB KB tool:Others down: 2 |
|
| 263.codes |
| 비디오 변환 처리 요소에 대 한 효율적인 VLSI 아키텍처 |
| time: 2011-04-01 size:35.0 KB KB tool:VHDL down: 0 |
 |
| 264.serial_input_parallel_output_module |
| 데이터 그룹은 병렬 입력 비트 - 4 입력 클럭 주파수의 너비가 20MHz의 경우, 모듈을 함수, 이러한 데이터 변환 및 문자열입니다. 이러한 6 개의 데이터 처리에 관련하여 매 6 개월마다 데이터 (패킷), 적어도이 6 데이터를 특정 순서로 직렬 출력, 출력 클록 주파수를 테스트되었습니다 80MHz에 따라 마감했다. |
| time: 2011-03-30 size:786 KB KB tool:VHDL down: 0 |
|
| 265.VerilogHDL |
| 움직이는 직접 FPGA를 실행하는 작은 프로그램을 Verilog HDL을 언어와 |
| time: 2011-03-30 size:145 KB KB tool:VHDL down: 0 |
|
| 266.FPGA_cy7c68013 |
| 작품의 FPGA 프로그램과 CY7C68013 펌웨어를 포함합니다. 호스트 컴퓨터의 절차 용 EZ |
| time: 2011-03-30 size:4.89 MB KB tool:VHDL down: 0 |
 |
| 267.dqpsk_demodulator_f_pa |
| FSK QPSK DQPSK, 등 Verilog 소스의 전체 소스 코드를 달성하기 위해 ASIC을, 테스트한 바로 사용할 수있습니다. |
| time: 2011-03-30 size:62.0 KB KB tool:VHDL down: 0 |
|
| 268.chuzhuchejifeiqi |
| FPGA를 칩, 택시 결제 시스템 사용을위한 Verilog HDL을 준비, 절차를 사용하여 제어 |
| time: 2011-03-30 size:6.83 MB KB tool:VHDL down: 0 |
|
| 269.VIdeo controller |
| Video controller VHDL source code |
| time: 2011-03-22 size:74.0 KB KB tool:other down: 0 |
|
| 270.IIC interface |
| IIC code examplea |
| time: 2011-03-22 size:2.00 KB KB tool:other down: 0 |
|
| 271.Dice_game |
| 초보자를 위한 VHDL 프로젝트입니다. 전자 주사위 게임입니다. 스파르타의 장치에 대 한 완벽 한입니다. 완전 한 소스 코드, 테스트를 통과 했다. |
| time: 2011-03-17 size:12.0 KB KB tool:VHDL down: 3 |
|
| 272.61EDA_D506 |
| DWT, 매우 실용적인 VHDL 코드 |
| time: 2011-03-16 size:1.41 MB KB tool:VHDL down: 0 |
|
| 273.vlsi-practs |
| 푸 네 universites에 있는 모든 praticle 시험에 대 한 vhdl 코드 |
| time: 2011-03-04 size:178 KB KB tool:VHDL down: 0 |
 |
| 274.16bit-CLA |
| 16 비트가지고 봐 미리 adder verilog 코드 |
| time: 2011-02-27 size:8.00 KB KB tool:Others down: 3 |
|
| 275.Visio-schemat_blokowy_niezawodno____ |
| 소스 코드를 verilog ps2 키보드, 아스키 코드를 지원합니다. 코드 출력, 키를 출력, 언론의 확장 검색 및 정보 출력을 릴리스 |
| time: 2011-02-21 size:38.0 KB KB tool:matlab down: 1 |
|
