| 301.dcm_16_phase |
| using dcm make 16 phase dll in virtex_5 |
| time: 2011-01-02 size:2.04 MB KB tool:other down: 0 |
|
| 302.dcm_8_phase |
| make 8 phase dll using dcm in virtex_5 |
| time: 2011-01-02 size:1.52 MB KB tool:other down: 0 |
|
| 303.MIPS32ALU |
| MIPS 32 비트 ALU, Quaryus II 기반 플랫폼의 VHDL 설계 |
| time: 2010-12-31 size:292 KB KB tool:VHDL down: 0 |
|
| 304.RISCcpu |
| RISC CPU이이 verilog 모델은 RISC CPU의 verilog 모델 |
| time: 2010-12-28 size:138 KB KB tool:VHDL down: 1 |
|
| 305.sequencecontroller |
| 이것은 시퀀스 컨트롤러 및 RISC cpu에 사용 되는 클록 발생기 verilog 소스 코드 |
| time: 2010-12-28 size:97.0 KB KB tool:Others down: 1 |
|
| 306.232to485 |
| 232 485 회로, 직렬 포트 액세스 외부 스트리밍 코드 무결성의 필요에서에서 회로 직접 사용할 수 있습니다. |
| time: 2010-12-28 size:34.0 KB KB tool:VHDL down: 0 |
 |
| 307.CPU |
| 완전 한 흐름 CPU 설계, Quartus 플랫폼 Verilog 구현 |
| time: 2010-12-26 size:1.05 MB KB tool:VHDL down: 1 |
|
| 308.image_enhacement_fpga |
| 이미지 향상은 문학의 FPGA에 구현 알고리즘. 서류가 추가됩니다. |
| time: 2010-12-26 size:3.07 MB KB tool:PDF down: 6 |
|
| 309.sram_controleur_top |
| 6 commande 포트 SRAM을 컨트롤러 |
| time: 2010-12-26 size:2.00 KB KB tool:VHDL down: 3 |
|
| 310.screen_shoot |
| 예를 들어 FPGA에의 화면을 캡처 모듈 (232에서 비트맵 파일을 업로드)의 |
| time: 2010-12-26 size:2.00 KB KB tool:VHDL down: 3 |
|
| 311.FIFO |
| 전체 소스 코드의 시뮬레이션을 통해 완벽한 FIFO를 전체 소스 코드의 시뮬레이션을 통해 테스트되었습니다 완료 FIFO를 전체 소스 코드,,, 직접 사용될 수있다. |
| time: 2010-12-26 size:3.00 KB KB tool:VHDL down: 4 |
|
| 312.FFT_verilog |
| Verilog 구현 FFT, 하드웨어를 통해, 알테라의 FFT IP 코어의 전체 소스 코드와 유사한 기능을 테스트, 테스트되었습니다 변환. |
| time: 2010-12-26 size:604 KB KB tool:VHDL down: 0 |
|
| 313.viterbi.decoder |
| viterbi decoder verilog HDL 언어를 사용 하 여 |
| time: 2010-12-23 size:11.0 KB KB tool:VHDL down: 0 |
|
| 314.EMV96 |
| 이 emv96 커널 코드. 포인트 판매 프로그래머. 유용-emv96 커널 코드입니다. 판매 프로그래머의 포인트는 것이 유용합니다. |
| time: 2010-12-23 size:531 KB KB tool:C-C++ down: 0 |
|
| 315.uart_tx_rx |
| Verilog를 사용하여 프로젝트를 준비, 디버깅 디버그 보조 직렬 포트를 통해 수신 모듈을 통과했다, 거기에 더 나은 필터링 기능, PC에이 자발적으로 자기 주변 기능을 완료하는 8 번 전송 속도를 사용하여 데이터를 채집. |
| time: 2010-12-23 size:1.25 MB KB tool:VHDL down: 3 |
|
| 316.CRC_16 |
| crc16 직렬 및 병렬 쓰기, 또한 완전한 테스트 파일에 대한 자세한 소스 코드에서 직접 사용할 수있습니다. |
| time: 2010-12-23 size:20.0 KB KB tool:VHDL down: 19 |
|
| 317.jdmfsq |
| 베이스 밴드 코드 생성기 프로그램을 설계 및 소스 코드의 무결성을 시뮬레이션을 기반으로 VHDL의 하드웨어 설명 언어, 그리고 직접적으로 사용될 수있습니다. |
| time: 2010-12-23 size:45.0 KB KB tool:VHDL down: 0 |
|
| 318.VHDL_TipsTricks |
| 탁구 게임 개발 및 VHDL에서 구현 |
| time: 2010-12-18 size:515 KB KB tool:VHDL down: 2 |
|
| 319.AdaptiveLMSequalizer |
| 통신 LMS 균등화 알고리즘의 VHDL 구현 코드는 그리 길지 않을 경우, 그것을 이해하기 쉽습니다 |
| time: 2010-12-16 size:3.00 KB KB tool:VHDL down: 0 |
|
| 320.key44 |
| fpga_4X4 매트릭스 키보드 절차, 다운로드 후, 직접적으로 사용될 수있습니다, 2 분기의 통합을 채택했다 흔들어 제거 |
| time: 2010-12-16 size:356 KB KB tool:VHDL down: 0 |
|
| 321.processor |
| 간단한 CPU Verilog 소스 코드를 포함 하는 MIIPS 파일 |
| time: 2010-12-15 size:93.0 KB KB tool:VHDL down: 1 |
|
| 322.counter |
| 초보자를위한 Verilog의 좋은 본보기 ModelSim - 카운터를 기반으로, 테스트 소스 코드와 실행에 quartus2 배우. |
| time: 2010-12-10 size:3.73 MB KB tool:VHDL down: 0 |
|
| 323.VGA_Test |
| 의 FPGA - VGA 드라이버를 화면에 문자를 표시하는 VHDL 코드를 기반으로 |
| time: 2010-12-10 size:752 KB KB tool:VHDL down: 3 |
 |
| 324.lcd_driver |
| FPGA를 클럭 정보와 함께 12,864 LCD를 출력 제어 매우 자신의 필요에 따라 변경하려면 좋은 수있습니다 |
| time: 2010-12-10 size:397 KB KB tool:VHDL down: 1 |
|
| 325.memory_game.asm |
| vhdl에서 메모리 게임 예제 |
| time: 2010-12-10 size:2.00 KB KB tool:VHDL down: 0 |
|
