| 376.vhd_design |
| 난 물론 VHDL 설계를 배운 다기능 디지털 시계, 거기에 알람 시계, 스톱워치 기능, 멀티 - Zhi Jiao 완전한 소스 코드를 테스트한 직접 사용될 수있다이다. |
| time: 2010-08-14 size:341 KB KB tool:VHDL down: 2 |
|
| 377.Verilog_sdram |
| Verilog 우리 모두의 SDRAM 인터페이스의 제어 정보를 작성하시기 바랍니다! |
| time: 2010-08-14 size:23.0 KB KB tool:VHDL down: 2 |
|
| 378.verilog_hdl_135_examples |
| 그리고 소스 코드의 무결성을 135와 매우 유용 소스 공통 회로를 Verilog로 직접 사용될 수있습니다. |
| time: 2010-08-14 size:165 KB KB tool:VHDL down: 1 |
|
| 379.PS2 |
| CPLD의, 당신이 읽을 수있는 PS2의 키보드, 시리얼 포트를 누른 다음 전송을위한 알테라의 EPM240 CPLD의 PS2 키보드 프로토콜을 달성하기 위해 |
| time: 2010-08-14 size:4.00 KB KB tool:Others down: 0 |
|
| 380.I2C |
| VHDL I2S 인터페이스 |
| time: 2010-08-13 size:842 KB KB tool:VHDL down: 0 |
|
| 381.Manchester_Decoder_for_Wireless |
| or1200 Manchester_Decoder_for_Wireless 코어 코드 |
| time: 2010-08-10 size:27.0 KB KB tool:VHDL down: 0 |
|
| 382.DE0_RS232 |
| 알테라 코퍼레이션의 구현의 멀티미디어 개발 청 원 코드 무결성의 DE0 직렬 경우에는 직접 사용할 수 있습니다. |
| time: 2010-08-09 size:99.0 KB KB tool:VHDL down: 0 |
|
| 383.e7v4 |
| 디지털 시계 : 디스플레이, 시간 설정, 알람 (측정), 스톱워치로 설정합니다. 플랫폼 : quartusII 5.1. 참고 : 시스템 클럭의이 버전은 신속하게, 당신은 자신의 작은 변화, 소정의 테스트, 그래서 그것을 밖으로 성취감이 더있을 것이라고 볼 수 조정되었습니다! |
| time: 2010-08-05 size:1.93 MB KB tool:VHDL down: 0 |
 |
| 384.DDS |
| 주파수 소스의 FPGA 구현에 대 한 디자인, 하드웨어 기술 언어를 사용 하 여 얻을 수 있습니다. |
| time: 2010-08-04 size:123 KB KB tool:Others down: 0 |
 |
| 385.cpu |
| 16 비트 CPU 프로그램 VHDL ~ ~ 추가 파형 생성, 코스 설계에 적용 될 수 |
| time: 2010-08-03 size:1029 KB KB tool:VHDL down: 0 |
 |
| 386.PS2_keyboard |
| verilog HDL을 사용 하 여 PS/2 키보드 호스트 컨트롤러를 구현 합니다. 완전 한 소스 코드, 테스트를 통과 했다. |
| time: 2010-07-27 size:81.0 KB KB tool:Others down: 1 |
|
| 387.song |
| 전자 피아노 소리 Verilog 언어를 사용 하 여 FPGA 기반 키. |
| time: 2010-07-26 size:310 KB KB tool:VHDL down: 0 |
|
| 388.uart |
| 시리얼 통신 프로그램, 하드웨어 설명 언어 VHDL 코드 간단한, 강력한 소스 코드의 무결성, 그리고 직접적으로 사용 될 수 있습니다. |
| time: 2010-07-24 size:369 KB KB tool:VHDL down: 0 |
|
| 389.2step_iir_filter |
| 2 차 IIR 2 KHz 노치 필터 베릴로그 소스 코드. 소스 코드의 무결성과 직접 사용 될 수 있습니다. |
| time: 2010-07-24 size:110 KB KB tool:VHDL down: 0 |
 |
| 390.interleaver |
| 섞어 짜 Verilog 코드 구현이 다 인코더, 또한 testbench 및 파형. |
| time: 2010-07-23 size:63.0 KB KB tool:VHDL down: 0 |
 |
| 391.TOP_WHIF_CAMRA_240_320 |
| vhdl에 코드 형태로 카메라에게 320x240 pixle을 frame_gerber에 |
| time: 2010-07-20 size:730 KB KB tool:VHDL down: 0 |
|
| 392.traffic |
| 신호등의 FPGA 구현 |
| time: 2010-07-18 size:40.0 KB KB tool:VHDL down: 1 |
|
| 393.Noise Channel Simulator |
| 노이즈 채널 시뮬레이터 |
| time: 2010-07-12 size:5.00 KB KB tool:other down: 0 |
|
| 394.HEC Gen |
| HEC 생성기 VHDL 소스 |
| time: 2010-07-12 size:1.00 KB KB tool:VC down: 0 |
|
| 395.scrambler |
| scrambler 소스 코드 |
| time: 2010-07-12 size:1.00 KB KB tool:VC down: 0 |
|
| 396.UART |
| UART VHDL 소스 코드 |
| time: 2010-07-12 size:4.00 KB KB tool:other down: 0 |
|
| 397.crc32 |
| crc32 VHDL 소스 코드 |
| time: 2010-07-12 size:1.00 KB KB tool:other down: 0 |
|
| 398.VHDL for digital system design for a Lee |
| VHDL의 기본적인 이해와 이를 리용한 디지털 시스템의 설계에 대하여 서술합니다. |
| time: 2010-07-08 size:875 KB KB tool:PDF down: 0 |
|
| 399.VHDL storybook |
| VHDL에 한 기초개념과 실례에 대하여 서술하였습니다. |
| time: 2010-07-08 size:80.0 KB KB tool:PDF down: 0 |
|
| 400.filter_verilog |
| 를 사용하여 낮은 입력 및 필터 통과를 달성 Verilog 테스트 절차와 출력은 64의 정확성, 함께. |
| time: 2010-07-07 size:81.0 KB KB tool:Others down: 1 |
|
