| 426.SDcard |
| FPGA를 프로그램을 SD 카드에, 그, 그리고 좋은 소스 코드의 무결성, 그리고 직접적으로 사용될 수있다 할 수있는 저장됩니다. |
| time: 2010-05-25 size:40.0 KB KB tool:VHDL down: 0 |
|
| 427.fpga-jpeg |
| FPGA용으로, 실시간 압축을 달성 JPEG 이미지 JPEG 이미지 압축을 기반으로 |
| time: 2010-05-25 size:101 KB KB tool:VHDL down: 6 |
|
| 428.led_run |
| FPGA를 초보자 튜토리얼, 움직이는 실험이 루틴 코드는 Verilog, FPGA를 반도체, 제어, 4 LED 디스플레이를 사용하여 작성 clycone 시리즈를 사용하는 것입니다. |
| time: 2010-05-25 size:129 KB KB tool:VHDL down: 1 |
|
| 429.ADPCM |
| ADPCM 인코더 및 디코더 |
| time: 2010-05-23 size:1.44 MB KB tool:VHDL down: 0 |
 |
| 430.reed_solom |
| REEDSOLOMON 소스 코드 |
| time: 2010-05-23 size:1.81 MB KB tool:VHDL down: 0 |
|
| 431.rs232_syscon_latest[1].tar |
| Baudrate 발전기 115200 1152-RS232 컨트롤러의 baudrate 생성기 RS232 컨트롤러 |
| time: 2010-05-23 size:532 KB KB tool:VHDL down: 0 |
 |
| 432.main_control |
| 키보드 입력으로 동작 하는 DE2 알테라의 LCD에에서 문자를 표시 하는 프로그램 목록 |
| time: 2010-05-22 size:1.03 MB KB tool:VHDL down: 4 |
|
| 433.IR |
| QuartusII 8.1 컴파일러, Verilog 언어를 사용 하 여 작성을 통해 38/30 KHZ 적외선 수신 기능을 달성 하기 위해이 코드 함수. 彬 Jie 기술 * 알테라 epm240 유효성 검사를 기반으로 개발 보드에 BJTECH Corporation. (개발 보드 http://item.Taobao.com/auction/item_detail |
| time: 2010-05-21 size:77.0 KB KB tool:Others down: 0 |
|
| 434.QAM16_Souce_code |
| 무선 통신 또는 방송 QAM 16 소스 코드 변조. 소스 코드의 무결성과 직접 사용 될 수 있습니다. |
| time: 2010-05-13 size:17.0 KB KB tool:VHDL down: 0 |
|
| 435.clock_divider |
| fpga verilog 및 vhdlit에 대 한 클록 분배기 포함 verilog fpga에 대 한 counter.vhd clock1.v clock_divider.doc 클록 분배기 고 vhdlit counter.vhd clock1.v clock_divider.doc |
| time: 2010-04-30 size:8.00 KB KB tool:VHDL down: 1 |
|
| 436.HALF ADDER _ VHDL Source |
| HALF Adder 의 VHDL Source입니다.schematic, vhdl, testbench source 모두 있습니다. |
| time: 2010-04-29 size:4.00 KB KB tool:other down: 0 |
|
| 437.PS/2 Keyboard To TEXT LCD |
| PS/2 Keyboard의 입력을 받아 TEXT LCD로 출력해주는 VHDL Source입니다.Quartus2이용 |
| time: 2010-04-29 size:9.00 KB KB tool:other down: 1 |
|
| 438.Serial Communication _ VHDL source |
| 시리얼통신을 VHDL로 구현한 Source입니다.9600baud , 50MHz Clock 이용했습니다. |
| time: 2010-04-29 size:5.00 KB KB tool:other down: 1 |
|
| 439.Traffic Light _ VHDL sorce |
| VHDL로 짠 교통 신호등입니다.Quartus2 이용 |
| time: 2010-04-29 size:3.00 KB KB tool:VC down: 0 |
|
| 440.Full Adder _ VHDL source |
| Full Adder 의 VHDL source입니다.schematic file, vhdl file 모두 있습니다.Quartus2, Modelsim이용 |
| time: 2010-04-29 size:6.00 KB KB tool:other down: 0 |
|
| 441.multiprocessor |
| 에 의해 확인되었습니다 간단한 배율의 핵심 테스트 VLOGER, 그리고 소스 코드의 무결성을 쓰기로 직접 사용될 수있습니다. |
| time: 2010-04-28 size:2.44 MB KB tool:VHDL down: 2 |
 |
| 442.DE2_70_pin_assignments |
| de2 - 70 핀 구성 파일, 당신은 당신의 FPGA 개발 de2 - 70 핀 구성 파일의 공유, 공유가 많이 FPGA의 개발을 위해 필요하다고 |
| time: 2010-04-25 size:3.00 KB KB tool:Others down: 2 |
|
| 443.stopwatch |
| 이 프로그램은 스톱워치의 기능을 수행하는 verilog 작성된 것입니다. 그것은 3 보드 자일링스의 FPGA 스파르탄에 구현할 수 있습니다. |
| time: 2010-04-21 size:2.00 KB KB tool:VHDL down: 6 |
|
| 444.RAM |
| 이 데이터 메모리 512 메모리를 깊이 할, VHDL 하드웨어 설명 언어의 전자 경쟁 과목의 일부 실시 |
| time: 2010-04-21 size:347 KB KB tool:VHDL down: 1 |
|
| 445.circuit |
| VHDL 언어, 맥박 수를 측정. FPGA를 적용할 수있습니다. 소스 코드의 무결성, 그리고 직접적으로 사용될 수있습니다. |
| time: 2010-04-20 size:446 KB KB tool:VHDL down: 2 |
|
| 446.PWM_moto_ctrl |
| 전체 전체 엔지니어링 및 ModelSim 시뮬레이션 내 Verilog 코드 DC 모터 PWM 제어 파일 완전 한 소스 코드, 테스트를 통과 했다. |
| time: 2010-04-18 size:927 KB KB tool:VHDL down: 0 |
|
| 447.CODE |
| Verilog 코드를 소스 코드의 무결성을 아래의 AHB 버스를 노예의 RAM, 그리고 직접적으로 사용될 수있습니다. |
| time: 2010-04-14 size:1.00 KB KB tool:Visual C++ down: 3 |
|
| 448.Temp2 |
| 베릴로그에 주사위 게임 |
| time: 2010-04-12 size:4.00 KB KB tool:VHDL down: 1 |
|
| 449.2d dct |
| 2d dct 코드입니다. verilog로 구현되어 있습니다. |
| time: 2010-04-09 size:24.0 KB KB tool:other down: 0 |
|
| 450.shj-sd |
| EDA 실험, Verilog 언어 자동 판매기 소스 코드의 무결성, 완료 하 고 직접 사용할 수 있습니다. |
| time: 2010-04-08 size:219 KB KB tool:VHDL down: 0 |
|
