| 401.bluespec-h264_latest.tar |
| FPGA에에 h264 vhdl / verilog 구현 플랫폼 |
| time: 2010-07-05 size:16.07 MB KB tool:VHDL down: 4 |
|
| 402.cs555 |
| 이 작업을 VHDL 언어로 그 안에있는 문서의 분석을 로직 분석기가 포함되어 서기 전환 코드에 대한 상태 머신 컨트롤을 사용하여 cs5550 작성된 것입니다. 휴대성이 있습니까. |
| time: 2010-07-05 size:21.26 MB KB tool:VHDL down: 1 |
|
| 403.decode_display |
| FPGA용으로, Verilog HDL을 언어를 사용하여 역동적인 운전의 디지털 제어를 기반으로. 전체 소스 코드에 직접 사용할 수있는 테스트되었습니다. |
| time: 2010-07-05 size:1.00 KB KB tool:VHDL down: 1 |
|
| 404.SRAM_Controller |
| 일부 이미지 치료를 만들 수있는 구성 요소와 함께 SRAM을 컨트롤러를 보여주는 파일 |
| time: 2010-07-04 size:3.00 KB KB tool:VHDL down: 3 |
|
| 405.interface |
| 이 Programe 우리가 FPGA에서하는 8085 마이크로 프로세서 인터페이스에 도움이됩니다. |
| time: 2010-07-03 size:1.00 KB KB tool:VHDL down: 1 |
|
| 406.verilog |
| I2C 인터페이스를 통해 읽기 및이 프로젝트에 EEPROM이 쓰고, 우리는 Verilog HDL을 사용하여 I2C 버스 일부 기능을 달성하고, 버스를 통해 수행할 수있습니다, 읽기 및 AT24C02에서 작업을 써주세요. 읽고 위해서는 결과의 관찰을 촉진하기 위해 EEPROM이 쓰고, 우리가 읽고 데이터를 동시에 7 - 세그먼트에 디지털 관이 표시, 쓰기 및 읽기 설정하고 0부터 255까지의 사이클에 데이터를 쓰고, 그렇게 쉽게 비교할 수있습니다. |
| time: 2010-07-03 size:8.00 KB KB tool:VHDL down: 0 |
|
| 407.booth_mult |
| 32 비트 입력 부스 승수에 대 한 VHDL 코드 |
| time: 2010-07-01 size:2.00 KB KB tool:VHDL down: 0 |
|
| 408.a6 |
| ADC0809 VHDL 프로그램 ADC0809 VHDL 프로그램 |
| time: 2010-06-27 size:5.00 KB KB tool:VHDL down: 0 |
|
| 409.DE2LCD_(VHDL) |
| DE2 제어 액정 디스플레이 (LCD 제어 VHDL 쓰기)-DE2 LCD |
| time: 2010-06-26 size:5.00 KB KB tool:VHDL down: 0 |
|
| 410.waveform_gen_latest.tar |
| VHDL 실현 NCO와 룩 업 테이블 (테이블 조회) NCO와 LUT VHDL 실현을 위한 (테이블을 조회) |
| time: 2010-06-25 size:557 KB KB tool:VHDL down: 0 |
 |
| 411.rs_encode |
| RS (204,188) 인코더에서 에뮬레이션을 통해 컴파일. 소스 코드의 무결성과 직접 사용 될 수 있습니다. |
| time: 2010-06-18 size:322 KB KB tool:VHDL down: 0 |
|
| 412.clock |
| 이것은 디지털 로직 회로, 전체 프로젝트에 패키지를 업로드 시간이 될 수도 시계는 디지털 시계입니다, 학교 시간, 모든 지점을 측정, 타이밍 알람 시계. 회로 구현을 사용할 수있습니다. 시뮬레이션 내부 quatarsII, 그리고 실행하는 DE2 보드 오프로 다운로드. |
| time: 2010-06-15 size:1017 KB KB tool:HTML down: 0 |
|
| 413.chuzucheVHDL |
| 8 택시 미터 VHDL 프로그램에 대한 설명과 파도가 소스 코드의 무결성을 quartus2 환경 시뮬레이션, 테스트되었습니다 직접적으로 사용될 수있습니다. |
| time: 2010-06-11 size:27.0 KB KB tool:Others down: 3 |
|
| 414.kb_lcd |
| PS/2 LCD VHDL 프로그램 키보드 입력에 의해 작성 된, 직접 레코딩 테스트는 DE2 보드의 구성 될 수 있습니다. 완전 한 소스 코드, 테스트를 거쳤습니다. |
| time: 2010-06-08 size:877 KB KB tool:VHDL down: 2 |
|
| 415.ddfs |
| VHDL 함수 발생기 (x)의 곡선 죄를 컴파일을 완료 DDS를 생성합니다 |
| time: 2010-06-07 size:89.0 KB KB tool:VHDL down: 3 |
|
| 416.vga |
| vga 컨트롤러를 VHDL, 3 라인을 그립니다 |
| time: 2010-06-07 size:1.00 KB KB tool:VHDL down: 2 |
|
| 417.waveform_gen_latest.tar |
| 파형 발생기, testbentch 파일을 준비합니다. 아주 유용한 소스 코드의 무결성, 그리고 직접적으로 사용될 수있습니다. |
| time: 2010-06-05 size:557 KB KB tool:VHDL down: 0 |
 |
| 418.Xilinx_TMR_XVRWARE_Library |
| XVRWARE 도서관 자일링스 Inc.The XVRWARE 합성 라이브러리는 Virtex의 아키텍처에 대한 VHDL에 TMR 회로를 구축을위한 매크로 및 합성 예제를 제공합니다 |
| time: 2010-06-05 size:20.0 KB KB tool:VHDL down: 0 |
|
| 419.clock |
| VHDL 프로그래밍 전자 시계 및 달력, 일정 및 전자 시계 VHDL 프로그래밍 시계 완전 한 소스 코드, 테스트를 통과 했다. |
| time: 2010-06-04 size:19.0 KB KB tool:VHDL down: 1 |
|
| 420.AD0819 |
| 소스 코드 파일을 엔지니어링 Verilog 언어를 사용 하 여 AD0819 ADC 제어 |
| time: 2010-06-04 size:96.0 KB KB tool:VHDL down: 0 |
 |
| 421.adc0809 |
| VHDL FPGA ADC0809 디지털-아날로그 변환 상태 시스템 소스 코드 무결성, 그리고 직접적으로 사용 될 수 있습니다. |
| time: 2010-06-04 size:135 KB KB tool:VHDL down: 0 |
|
| 422.VGA |
| VGA controler, langguage : Verilog와 VHDL |
| time: 2010-06-03 size:1.65 MB KB tool:VHDL down: 0 |
|
| 423.vhdl-pdelay |
| 프로그래밍 가능 지연 레지스터 VHDL 소스 코드에서 (16 비트) |
| time: 2010-06-02 size:81.0 KB KB tool:VHDL down: 0 |
 |
| 424.SRAM_16Bit_512K |
| 개발 보드는 유효성을 검사 하는 SRAM 제어 절차 VHDL 언어 작성. 소스 코드의 무결성과 직접 사용 될 수 있습니다. |
| time: 2010-05-27 size:11.0 KB KB tool:VHDL down: 0 |
|
| 425.bijiaoqi |
| 4 비교기, 프로그램 디버깅을 아무 문제없이 실행 Verilog를 사용하여 작성. |
| time: 2010-05-26 size:120 KB KB tool:VHDL down: 0 |
|
