| 126.Vending_Machine_up |
| 학년 v9 최대 VHDL 자판기 |
| time: 2011-11-28 size:2.40 MB KB tool:VHDL down: 0 |
|
| 127.FFT_verilog |
| 베릴로그 구현 FFT 조립 라인 작업 속도 수 200 M |
| time: 2011-11-25 size:7.00 KB KB tool:VHDL down: 1 |
|
| 128.cf_fft_latest.tar |
| 이 Verilog VHDL에서 FFT에 대 한 코드 |
| time: 2011-11-24 size:2.98 MB KB tool:VHDL down: 0 |
|
| 129.aes-vhdl |
| VHDL 언어를 사용 하 여 AES (Rijndael 알고리즘)에 대 한, 전반적인 프로그램 패키지 패키지를 호출 하는 완전 한 소스 코드, 테스트를 거쳤습니다. |
| time: 2011-11-19 size:7.00 KB KB tool:VHDL down: 0 |
|
| 130.bouncing_ball |
| 고전 게임 Verilog 하드웨어 설명 언어 (벽돌)을 사용 하 여 공을 리바운드. |
| time: 2011-11-19 size:363 KB KB tool:VHDL down: 0 |
 |
| 131.lcd1602 |
| Verilog 언어에 디버거를 작성 하는 데 사용 1602 LCD LCD 모니터, 알테라 공사를 사용 하 여 칩, 거기에 볼 필요가! |
| time: 2011-11-18 size:388 KB KB tool:VHDL down: 0 |
|
| 132.memory |
| truong trinh 흐엉이라는 단 cach 타오 전술 목소리야 보 nho : |
| time: 2011-11-17 size:52.0 KB KB tool:VC down: 0 |
 |
| 133.Dot-matrix-displays-the-number-6 |
| 도트-매트릭스 디스플레이 한자 6 FPGA 기반 언어 프로그램 소스 코드의 무결성에 대 한 VHDL로 작성 된, 직접를 사용할 수 있습니다. |
| time: 2011-11-16 size:182 KB KB tool:VHDL down: 0 |
|
| 134.mole-game-rev1.0 |
| 두더지 게임 verilog에 의해 구현입니다.LED |
| time: 2011-11-15 size:259 KB KB tool:VHDL down: 15 |
 |
| 135.digit_deletion_game-rev1.0 |
| 베릴로그에 의해 implented 수 자리 삭제 게임입니다.이 게임은 20 년 전에 카시오 게임에 사용 되었다.베릴로그 그것 했다. 게임 규칙은 simple.number에서 임의 생성 되 고 사용자 표시 순서에서 숫자를 삭제 됩니다.Fun.has 테스트를 통과 해야 합니다. |
| time: 2011-11-15 size:129 KB KB tool:VHDL down: 1 |
|
| 136.Traffic-lights |
| CycloneII 칩 적용 기본 FPGA 기능을 이해 하는 초보자를 위한 프로그램을 Verilog FPGA 신호등에 의해 구현 |
| time: 2011-11-15 size:460 KB KB tool:VHDL down: 5 |
|
| 137.attachments_2011_06_01 |
| 안녕하세요........ 제발 경우 첨부 파일을 찾을 북동-안녕........ 필요한 경우 첨부 파일을 찾아 주시기 바랍니다 |
| time: 2011-11-10 size:50.0 KB KB tool:VHDL down: 0 |
 |
| 138.rs232_syscon_latest.tar |
| 직렬 통신 프로그램 후 받을 수 있습니다, 데이터 처리, opencore의 소스 |
| time: 2011-11-07 size:551 KB KB tool:VHDL down: 0 |
 |
| 139.FPGA_SEG7_V4 |
| 7-비트 디지털 드라이브 드라이버 프로그램, FPGA VHDL 소스 코드의 무결성, 그리고 직접적으로 사용 될 수 있습니다. |
| time: 2011-11-03 size:89.0 KB KB tool:VHDL down: 0 |
 |
| 140.DDFSDemo |
| DDFS 파형 발생기 설계 Quartus 디자인 소프트웨어, 자세한 주석 있다 |
| time: 2011-10-29 size:574 KB KB tool:VHDL down: 1 |
 |
| 141.Jpeg_decoder |
| 그것은 jpeg_decoder 프로그램입니다. 소스 코드는 C와 Verilog HDL.Jpeg에서.c 읽기 데이터 파일과 이진 변환 비트 스트림.디코더 verilog 파일입니다. |
| time: 2011-10-27 size:195 KB KB tool:Others down: 0 |
 |
| 142.frog |
| 베릴로그 프로그램, Verilog 언어에 익숙한 점프 하는 개구리를 실현 |
| time: 2011-10-26 size:811 KB KB tool:VHDL down: 1 |
|
| 143.I2C_PCF8563 |
| 읽기 및 쓰기 완료, AVR SCM IIC SCM PCF8563 소스 코드를 직접 사용할 수 있습니다. |
| time: 2011-10-23 size:73.0 KB KB tool:Visual C++ down: 0 |
|
| 144.vhdl_pal.tar |
| VHDL PAL 비디오 생성 "도서관" 및 테스트 사용 |
| time: 2011-10-16 size:96.0 KB KB tool:VHDL down: 0 |
 |
| 145.PWM |
| 비록 과정은 매우 간단 하지만 완전 한 소스 코드의 펄스 폭을 조정 하는 무료 펄스 폭 PIC 단일 칩 SCM 프로그램의 테스트를 통과 했다. |
| time: 2011-10-08 size:46.0 KB KB tool:C-C++ down: 1 |
|
| 146.FFT |
| Csharp FFT 프로그램, 비교적 쉽게 2 연산자를 기반으로 하는 요리! 소스 코드의 무결성과 직접 사용 될 수 있습니다. |
| time: 2011-10-01 size:35.0 KB KB tool:Visual C++ down: 0 |
|
| 147.DF2C8_08_LCD1602 |
| 베릴로그 구현의 1602 제어 문자 LCD LCD 제어, 프로그램 기능 확인. |
| time: 2011-09-27 size:469 KB KB tool:Windows_Unix down: 0 |
|
| 148.FFT |
| FFT 동작 관심의 c 언어 구현 (2 시 도메인 기반 알고리즘) 포인트는 2 n-th |
| time: 2011-09-25 size:9.00 KB KB tool:VHDL down: 1 |
|
| 149.cfft |
| , CORDIC 알고리즘을 사용하여 Verilog 언어를 기본 4FFT를 사용하여, 좋은 결과를하기 전에 시뮬레이션을! 전체 소스 코드, 테스트되었습니다. |
| time: 2011-09-23 size:13.0 KB KB tool:Others down: 0 |
|
| 150.version-3 |
| AES의 Verilog 구현 |
| time: 2011-09-20 size:23.0 KB KB tool:Others down: 2 |
|
