| 176.Fir51 |
| 전나무 충 동 구현 순서 51 c 언어 프로그래밍, HDL 언어 변환 될 수 있습니다. |
| time: 2011-08-13 size:87.0 KB KB tool:C-C++ down: 0 |
 |
| 177.mini_cpu_verilog |
| 베릴로그, 간단한 CPU 쓰기 상세한 주석 소스 코드의 무결성, 있으며 직접 사용할 수 있습니다. |
| time: 2011-08-09 size:145 KB KB tool:VHDL down: 2 |
|
| 178.alu_32_bit |
| 언어 Verilog 소스 코드에서 32 비트 ALU에 대한 서면. 완전한 소스 코드에서 직접 사용할 수있습니다. |
| time: 2011-08-09 size:2.00 KB KB tool:QT down: 1 |
|
| 179.pic8_ver |
| 그림 8 컨트롤러 매우 좋은-그림 8 컨트롤러 매우 좋은---VVV |
| time: 2011-08-06 size:75.0 KB KB tool:VHDL down: 0 |
 |
| 180.sparc_verilog |
| RISC 마이크로프로세서의 Verilog 소스 코드를 엽니다. SPARC 아키텍처를 기반으로 통합 될 수 있는 직접. CPU의 완전 한 소스 코드에 대 한 테스트를 통과 했다. |
| time: 2011-08-02 size:209 KB KB tool:VHDL down: 1 |
|
| 181.basketball |
| 24 농구 게임 Verilog 초 타이머, 리셋, 일시 중지 함수 작성 |
| time: 2011-07-29 size:175 KB KB tool:Others down: 1 |
|
| 182.pid-controller |
| vhdl fpga에 pid 컨트롤러에 대 한 소스 코드 |
| time: 2011-07-28 size:4.00 KB KB tool:VHDL down: 0 |
|
| 183.fpgajpeg |
| FPGA를, 테스트한 바로 사용할 수있는 이미지를 압축, 초보자에게 적합, 그리고 곧 영상 압축의 완벽한 이해와 Verilog 소스 코드를 달성했다. |
| time: 2011-07-28 size:113 KB KB tool:Others down: 4 |
|
| 184.CPU_1 |
| 이 파일은 단순한 CPU에서 Verilog 코드를 연구하면 CPU, 전체 소스 코드, 학습 테스트되었습니다 직접적으로 사용될 수있다 시작하는 것입니다. |
| time: 2011-07-28 size:78.0 KB KB tool:VHDL down: 3 |
|
| 185.Seven-Segment-Decoder |
| FPGA를 달성하기 위해 VHDL 언어를 사용하여 10 진수로 bcd 야드로 변환됩니다, 직접적으로 사용할 수있는 테스트가 완료되었으며 7 세그먼트 디스플레이 코드의 전체 소스 코드를했다. |
| time: 2011-07-28 size:1.00 KB KB tool:VHDL down: 0 |
|
| 186.ROM_sin |
| VHDL에 ROM 설명에서 함수 죄의 구현. 완전 한 소스 코드, 테스트를 통과 했다. |
| time: 2011-07-27 size:3.00 KB KB tool:Others down: 0 |
|
| 187.ycrcb2rgb |
| 소스는 RGB에 YUV에서 변환을 실현 |
| time: 2011-07-24 size:4.00 KB KB tool:VHDL down: 2 |
|
| 188.cpu |
| 베릴로그 설명 전체 CPU, 시뮬레이션, 시뮬레이션 결과 완료 하 고 합리적인 |
| time: 2011-07-21 size:906 KB KB tool:VHDL down: 2 |
|
| 189.PDC-9022-A |
| cy68013 vhdl 코드 및 높은 고속 USB |
| time: 2011-07-21 size:440 KB KB tool:VHDL down: 1 |
|
| 190.quartus-11.0-crack |
| Quartus II 11 설명 Quartus-크래킹 소프트웨어의 최신 버전을 사용할 수 있습니다. |
| time: 2011-07-18 size:21.0 KB KB tool:VHDL down: 0 |
|
| 191.ram_wb |
| 넓은의 실현 문자 RAM, Quartus 플랫폼 소스 코드의 무결성, 그리고 직접적으로 사용 가능한. |
| time: 2011-07-17 size:836 KB KB tool:VHDL down: 0 |
 |
| 192.Secuential_Ligths |
| 간단한 순차 조명 |
| time: 2011-07-17 size:24.0 KB KB tool:VHDL down: 1 |
|
| 193.Hexto7 |
| 16 진수로 7 세그먼트 |
| time: 2011-07-17 size:13.0 KB KB tool:VHDL down: 1 |
|
| 194.ad0809 |
| verilog_ad0809 cpld 제어 |
| time: 2011-07-12 size:142 KB KB tool:VHDL down: 0 |
|
| 195.IIC_slave_code |
| 가능한 I2C 노예 코드, 당신은 기계에서 함수를 완료할 수있습니다 |
| time: 2011-07-12 size:181 KB KB tool:Windows_Unix down: 1 |
|
| 196.lcd |
| LCD 컨트롤러의 DE2-70 개발 DE2 70에서 직접 실행할 수 있습니다. 버전은 Quartus 9.0-DE2-70 개발 보드 LCD 제어 프로시저의 DE2 70에서 직접 실행할 수 있습니다. Quartus 9.0 버전 |
| time: 2011-07-11 size:462 KB KB tool:VHDL down: 0 |
 |
| 197.Verilog_examples |
| 100 개 이상의 디자이너가 발전의 발전을 가속화할 수 있도록 할 수 Verilog 소스 코드를 제공합니다. |
| time: 2011-07-11 size:162 KB KB tool:Others down: 0 |
|
| 198.mp3 |
| 테스트되었습니다 MP3 디코더의 VHDL 소스 코드, 그게 디자인 참조할 수있는 실용적인 경우, 그것을 거의 완료 MP3 디코더 소스 코드의 전체 소스 코드입니다. |
| time: 2011-07-06 size:28.0 KB KB tool:VHDL down: 2 |
|
| 199.dzxs02 |
| 16 * 16 도트 매트릭스 문자 VHDL 소스 코드의 스크롤 표시 합니다. 자의 요구에 따라 단어를 추가할 수 있습니다. |
| time: 2011-07-04 size:309 KB KB tool:VHDL down: 0 |
|
| 200.ele_clock |
| 시계 (시간은 매초마다 LED 디스플레이) 스톱워치 (타이머) 알람 시계 (자동 측정) |
| time: 2011-07-01 size:10.0 KB KB tool:VHDL down: 0 |
|
