| 26.i2cSlave_2 |
| Verilog 소스 i ² c 슬레이브 소자에 대 한 |
| time: 2012-04-14 size:2.00 KB KB tool:VHDL down: 0 |
|
| 27.counter8 |
| 카운터-8 비트 COUNING 알고리즘을 합니다.계산에 대 한 포함 된 파형 |
| time: 2012-04-14 size:30.0 KB KB tool:VHDL down: 0 |
 |
| 28.Simple-calculator |
| VHDL 코딩을 사용 하 여 간단한 계산기 |
| time: 2012-04-13 size:1.23 MB KB tool:VHDL down: 4 |
 |
| 29.fft_design_b.tech |
| 베릴로그 개발을 위한 fft 디자인 |
| time: 2012-04-13 size:469 KB KB tool:VHDL down: 0 |
|
| 30.PS2VGA_GAME_C5H |
| 벽돌 게임 PS2 VGA 출력 입력된 VHDL 소스 코드 소스 코드의 무결성, 하 고 직접 사용 될 수 있습니다. |
| time: 2012-04-12 size:77.0 KB KB tool:VHDL down: 6 |
|
| 31.c_sindds |
| 듀얼 신호 생성기 소스 코드 무결성, 왜냐하면 Verilog 언어 죄 하며 직접 사용할 수 있습니다. |
| time: 2012-04-12 size:622 KB KB tool:VHDL down: 0 |
 |
| 32.encoder_Z64_all_rate |
| Wimax 매트릭스 ModelSim 시뮬레이션 테스트 및 테스트 하기 전에, 비트 전송률 5-sixths, 알테라 FPGA 보드에 의해 LDPC 인코더의 매개 변수를 수정, 2/3,3/4 다른 2 비트 전송률을 지원 하도록 코드를 입력할 수 있습니다, 데이터 처리량 700 M 테스트를 통과 했다. |
| time: 2012-04-11 size:220 KB KB tool:VHDL down: 0 |
|
| 33.OFDM_code |
| 베릴로그에 ofdm 구현 |
| time: 2012-04-09 size:6.21 MB KB tool:VHDL down: 0 |
|
| 34.S3DSP_PS2_LCD_TEST |
| VHDL에서 FPGA LCD 테스트 코드입니다. 완전 한 소스 코드, 테스트를 통과 했다. |
| time: 2012-04-08 size:805 KB KB tool:Others down: 0 |
|
| 35.spi |
| 알테라 사이 클론 SPI 슬레이브 vhdl 모듈 |
| time: 2012-04-07 size:480 KB KB tool:VHDL down: 0 |
 |
| 36.22324445 |
| SVPWM 인버터 제어의 죽은 시간 보상 전략은 다음 수 종이. 소스 코드의 무결성, 그리고 직접적으로 사용 될 수 있습니다. |
| time: 2012-04-07 size:699 KB KB tool:Visual C++ down: 1 |
|
| 37.lcd_Ultimate |
| ILI9320 LCD 드라이버 드라이버 프로그램 및 프로그램 소스 코드의 무결성을 표시 하 고 직접 사용할 수 있습니다. |
| time: 2012-04-07 size:256 KB KB tool:C-C++ down: 0 |
|
| 38.Traffic-control |
| 교통 신호 테스트 프로그램 소스 코드 무결성 Verilog 언어를 사용 하 여 제어 하 고 직접 사용할 수 있습니다. |
| time: 2012-04-06 size:114 KB KB tool:VHDL down: 1 |
 |
| 39.Verilog- |
| VHDL 기본 구문, 모델링, 응용 프로그램 프로그래밍 예제 |
| time: 2012-04-05 size:180 KB KB tool:VHDL down: 0 |
|
| 40.JTD |
| 신호등 Verilog, 카운트 다운 고 기반 동적 디스플레이 기능. 노란 빛 5s 깜박이 붉은 빛의 뒤에, 높은 전압, 디지털 플래시 및 통행 금지에 대 한 중지 |
| time: 2012-04-05 size:29.0 KB KB tool:VHDL down: 1 |
|
| 41.RNG |
| 난수 생성기 vhdl에 본사를 둔 |
| time: 2012-04-05 size:666 KB KB tool:VHDL down: 0 |
|
| 42.EXP4 |
| 그를 통해 FPGA 시스템 설계는 더 빨리 초보자를 시작, 임베디드 개발의 깊은 이해를 수 있습니다. |
| time: 2012-04-04 size:978 KB KB tool:VHDL down: 0 |
|
| 43.cpu-and-ram |
| 이것은 단순한 스토리지에 대 한 CPU 디자인 VHDL 언어로 작성 된, 단순히 QUARTUES II RAM를 사용 하 게 하지 라인 디자인 관련 |
| time: 2012-04-02 size:1.20 MB KB tool:VHDL down: 0 |
 |
| 44.Crack_QII72_FULL_License.RAR |
| Quartus II 7.2 완벽 한 라이센스 균열! |
| time: 2012-04-01 size:340 KB KB tool:VHDL down: 3 |
|
| 45.16bitfloatFFT |
| 16 비트 부동 포인트 FFT 고속 푸리에의 구현을 변경 16 비트 부동 소수점 fft 고속 푸리에 기법 구현 |
| time: 2012-04-01 size:1.39 MB KB tool:VHDL down: 0 |
|
| 46.FIFO2 |
| FIFO 메모리 소스 파일 Verilog HDL 언어 소스 코드의 무결성, 작성 하 고 직접 사용할 수 있습니다. |
| time: 2012-03-31 size:1.41 MB KB tool:Others down: 0 |
|
| 47.cpu |
| FPGA를 사용 하 여 RAM, ROM, 디자인 완료와 같은 CPU 기능을 실현 하 |
| time: 2012-03-31 size:1.21 MB KB tool:VHDL down: 1 |
 |
| 48.fir-filter |
| Verilog 11 순서 FIR 디지털 필터 설계, 선형 위상 라인 번호 처리 |
| time: 2012-03-28 size:58.0 KB KB tool:Windows_Unix down: 1 |
|
| 49.pspro |
| PS2 키보드 인터페이스 디자인, 스스로 확인 하 고 공유 합니다. 소스 코드의 무결성과 직접 사용 될 수 있습니다. |
| time: 2012-03-28 size:56.0 KB KB tool:VHDL down: 1 |
|
| 50.hufmann |
| 허프만 코딩 JPEG과 MPEG 파일입니다. 완전 한 소스 코드, 테스트를 통과 했다. |
| time: 2012-03-26 size:5.00 KB KB tool:VHDL down: 1 |
|
