| 76.prog-16-Hex-to-BCD |
| 8051 소스 코드 BCD를 16 진수로 변환 |
| time: 2012-02-18 size:613 KB KB tool:C-C++ down: 0 |
 |
| 77.Digital-Design-Through-Verilog |
| cpu 디자인으로 접근 라자 sekhar 08-12 |
| time: 2012-02-17 size:1.64 MB KB tool:VHDL down: 2 |
|
| 78.Assembly-code-examples-of-msp430f448-(CCE) |
| MSP430f448 및 msp430f438에 대 한 어셈블리 언어 프로그램 코드 예제는이 zip 파일에 설명 되어 있습니다. 간단한 uart, adc, 감시의 쉬운 이해, 타이머 프로그램 포함 되어 있습니다. |
| time: 2012-02-17 size:62.0 KB KB tool:Others down: 0 |
|
| 79.EP2C8_PER_VGA |
| VGA 드라이버 드라이버 프로그램 DE2 일상적인 작업을 초보자를 위한 사용 가능한 VGA 이해! |
| time: 2012-02-10 size:691 KB KB tool:VHDL down: 3 |
|
| 80.Delay_LEDs |
| 이 편지가를 표시 하기 위한 구조도 protus은 protus 문자를 표시 하기 위한 구조도 |
| time: 2012-02-09 size:22.0 KB KB tool:Others down: 0 |
 |
| 81.FFT288 |
| 이 섹션은 128 포인트 FFT 후 시뮬레이션 ModelSim. 전체적인 구조 2 hualaishishu 구조를 사용 하 여 |
| time: 2012-02-05 size:1.02 MB KB tool:VHDL down: 0 |
|
| 82.pump-program |
| S7-300 펌프 회전 프로그램 해야 오픈-S7-300pump 프로그램, STEP7 지멘스 STEP7 소프트웨어에 의해 열려 있어야 |
| time: 2012-02-04 size:216 KB KB tool:Others down: 0 |
|
| 83.RSIC_CPU2 |
| 이 Verilog RSIC CPU 모델에서 작성 된, 필요한 모듈 중 몇몇은 완전 한, 거기에 관심이 더 많은 기능을 향상 시킬 수 있습니다 |
| time: 2012-02-03 size:232 KB KB tool:VHDL down: 1 |
|
| 84.GCD_Clac |
| 두 개의 4 비트 이진 숫자 인수가 계산 VHDL 코드입니다. 완전 한 소스 코드, 테스트를 통과 했다. |
| time: 2012-02-02 size:201 KB KB tool:VHDL down: 4 |
|
| 85.32bit-RISC-CPU-IP |
| RISC 감소 Verilog 언어 CPU IP 코어, 32 비트 데이터 폭, 5 단계 파이프라인 아키텍처와 명령어 없을지도 및 인터럽트 처리, Verilog 언어 학습자 기준에 적합 한 CPU 사용 하 여 설정 하는 명령. |
| time: 2012-01-28 size:33.0 KB KB tool:VHDL down: 2 |
|
| 86.Lcd |
| PIC microocntroller와 lcd 인터페이스 |
| time: 2012-01-28 size:30.0 KB KB tool:C-C++ down: 0 |
 |
| 87.IIR |
| IIR의 기상 레이더 에코 신호 혼란 억제 알고리즘에서 (FPGA 구현) |
| time: 2012-01-25 size:522 KB KB tool:VHDL down: 0 |
|
| 88.fifo_vhdl |
| FIFO 컨트롤러 VHDL 언어를 기반으로 합니다. 시뮬레이션 및 실질적인 테스트를 통해 |
| time: 2012-01-25 size:608 KB KB tool:VHDL down: 0 |
|
| 89.clock1 |
| 이 파일은 분기에 따라 준비 DE0 시계 프로그램을 시뮬레이션할 수 있습니다 클록 기능 설정, 알람 시계, 완전 한 소스 코드의 모든 포인트 테스트를 통과 했다. |
| time: 2012-01-18 size:107 KB KB tool:Others down: 0 |
|
| 90.CPU-source-code |
| 단일 사이클 CPU, CPU 사이클, 파이프라인된 CPU와 ALU 구성 요소를 포함 하 여 CPU 디자인 코드 |
| time: 2012-01-18 size:102 KB KB tool:VHDL down: 1 |
|
| 91._6_key_led_with_debounce |
| 악수, Verilog 제어 LED 라이트, 사이 클론 소스 코드의 무결성, 키보드 및 직접 사용 될 수 있습니다. |
| time: 2012-01-15 size:155 KB KB tool:VHDL down: 1 |
 |
| 92.P8 |
| 파이프 라인 VERILOG 프로젝트 |
| time: 2012-01-13 size:119 KB KB tool:Others down: 0 |
|
| 93.Electronic-organ-program-design-implementation-an |
| 전자 오르간 학과 프로그램 설계 구현 및 vhdl 소스 코드의 시뮬레이션 |
| time: 2012-01-13 size:48.0 KB KB tool:VHDL down: 1 |
|
| 94.ps2verilog |
| Verilog HDL FPGA PS2 순차적 컨트롤러 인터페이스 소스 코드는 매우 고전적인, 매우 실용적 |
| time: 2012-01-08 size:37.0 KB KB tool:Others down: 1 |
 |
| 95.DE2_115_CAMERA |
| D5m DE2 구동 driverVerilog HDL 소스 코드의 무결성, 그리고 직접적으로 사용 될 수 있습니다. |
| time: 2012-01-04 size:280 KB KB tool:VHDL down: 1 |
 |
| 96.traffic |
| verilog hdl 신호등에 대 한 간단한 프로그램. 세 빛, 녹색, 노란색 및 빨간색 verilog hdl 신호등에 대 한 간단한 프로그램. 세 빛, 녹색, 노란색과 빨간색에 대 한 |
| time: 2012-01-04 size:1.41 MB KB tool:VHDL down: 3 |
|
| 97.self_survey |
| STEP7 프로그래밍 버스에 DP 모듈 오류를 검색할 수 있습니다. 소스 코드의 무결성과 직접 사용 될 수 있습니다. |
| time: 2011-12-31 size:325 KB KB tool:Others down: 0 |
|
| 98.full_adder |
| 덧셈기 인데 스위치 총 8개로 숫자를 넣고 그걸 연산하여 바로 7segment 로합니다. |
| time: 2011-12-31 size:7.00 KB KB tool:other down: 0 |
|
| 99.cpu_fsm.tar |
| CPU 다른 국가의 상태 기계 Verilog 소스 코드의 무결성, 프로그래밍의 구현 및 직접 사용 될 수 있습니다. |
| time: 2011-12-30 size:49.0 KB KB tool:VHDL down: 1 |
|
| 100.lock |
| 8051 전자 잠금 소스 코드와 회로 다이어그램입니다. 완전 한 소스 코드, 테스트를 통과 했다. |
| time: 2011-12-28 size:51.0 KB KB tool:C-C++ down: 1 |
 |
