| 551.NCO_based_rom |
| the ROM의 무결성 - 보이 - 테이블 10을 직접 사용할 수있는 소스 코드의 직교 신호 무결성의 NCO의 비트 기반. |
| time: 2009-04-26 size:85.0 KB KB tool:VHDL down: 0 |
|
| 552.verilog_jpeg_encoder |
| JPEG 이미지 압축 소스 코드 Verilog, 그걸 얻기 위해, 어려운 오 ~ ~ ~ |
| time: 2009-03-25 size:560 KB KB tool:其他 down: 3 |
|
| 553.sdram_hr_hw |
| 직렬 포트를 통해 컴퓨터의 FPGA 하드웨어는 FPGA, 데이터 SDRAM을에 저장하고 데이터의 실현을 만든 다음 컴퓨터의 시리얼 포트로 돌아왔다. |
| time: 2009-02-13 size:4.98 MB KB tool:VHDL down: 18 |
|
| 554.PPcciCore |
| 자일링스 공식 PCIcore 자세한 설명서가 스파르타, 꼭지점을 지원하는 |
| time: 2008-09-18 size:4.85 MB KB tool:VHDL down: 2 |
|
| 555.COLLOR_CHAR_MODE_SVVGA_CTRL_v1_00_b |
| IP를 핵이 비디오 인터페이스 컨트롤러 xvga 주로 회사의 개발 도구를 겨냥한 자일링스 |
| time: 2008-09-13 size:485 KB KB tool:VHDL down: 6 |
|
| 556.quaartusexaample |
| 디자인은 Quartus 완전한 소스 코드 예제, 완성에 설치에서 예제, 초보자를위한 시뮬레이션의 전체 프로세스 등, 적당한 0 초보부터 시작해서 |
| time: 2008-09-11 size:1.85 MB KB tool:VHDL down: 0 |
|
| 557.mc880511 |
| 8051의 FPGA IP 코어에, 그리고 FPGA가 좋은 정보를 배울 수있는 SPOC 실행할 수있습니다. |
| time: 2008-09-04 size:386 KB KB tool:VHDL down: 3 |
|
| 558.zbtt_rd_vhdl_str_v11.0.0 |
| 컨트롤의 DDR2 컨트롤러 기능, 거기에 4 개의 모듈입니다 |
| time: 2008-08-31 size:1.61 MB KB tool:VHDL down: 2 |
|
| 559.CCOORRECE |
| CDMA 시스템 관련 수신기, 완료하는 데 MATLAB을 사용하여 128 Hadamard 행렬 밴드, 시뮬레이션 -위한 비트 신호 대 잡음 비율 |
| time: 2008-08-29 size:2.00 KB KB tool:matlab down: 1 |
|
| 560.DDCCT_IDCT |
| 이산 코사인과 반비례 이산 코사인 변환 the HDL을 코드 및 테스트 파일의 변환. 버전의 VHDL 및 Verilog 포함되어있습니다. 그리고 테스트를 거쳤습니다 MEPG JPEG 압축 알고리즘을 사용할 수있습니다. |
| time: 2008-08-24 size:30.0 KB KB tool:VHDL down: 4 |
|
| 561.iquuantt |
| 는 FPGA에 대한 척도를 방지 - VHDL과 Verilog HDL을 코딩 알고리즘 코드를 포함하고있다. 는 JPEG와 MPEG 압축 알고리즘에서 사용할 수있습니다. 이 테스트를 통과했다. |
| time: 2008-08-24 size:14.0 KB KB tool:VHDL down: 4 |
|
| 562.rleerar |
| FPGA가 변수 - 길이 VHDL 및 Verilog 코드를 포함하고 HDL은 코드의 코딩 알고리즘. 는 JPEG와 MPEG 압축 알고리즘에서 사용할 수있습니다. 이 테스트를 통과했다. |
| time: 2008-08-24 size:5.00 KB KB tool:VHDL down: 2 |
|
| 563.ps22Keyboarrd |
| VHDL 마우스, 코드, 참조 케이스로 적합 읽을 합의를 달성했다. |
| time: 2008-08-22 size:194 KB KB tool:VHDL down: 0 |
|
| 564.ppaasslock |
| 전자 자물쇠의 FPGA 기반의 설계, 이미지의 완벽한 시뮬레이션을위한 소스 코드와 Verilog HDL을 소스 코드를 포함하는 직접 사용될 수있습니다. |
| time: 2008-08-20 size:521 KB KB tool:VHDL down: 1 |
|
| 565.CCPPLD-VGA |
| 의 VGA the Verilog 설계 코드의 하드웨어 구현. |
| time: 2008-08-18 size:229 KB KB tool:VHDL down: 0 |
 |
| 566.ffppgajpeg |
| - JPEG 이미지 압축 칩 기반의 FPGA 설계 |
| time: 2008-08-18 size:102 KB KB tool:VHDL down: 5 |
|
| 567.smiii-to-miii |
| MII 전환 SMII VHDL 코드 |
| time: 2008-08-17 size:6.00 KB KB tool:VHDL down: 1 |
|
| 568.eteernitycllock |
| 자일링스 spartan3 시계의 실현에, 시간의 경과와 함께, 정확한 시간과 날짜를 상하이에 표시된 |
| time: 2008-08-17 size:756 KB KB tool:VHDL down: 4 |
|
| 569.2199encodde |
| (219) 길쌈 부호화 Verilog HDL을 소스 코드, 매우 유용, 아, |
| time: 2008-08-14 size:2.00 KB KB tool:VHDL down: 1 |
|
| 570.viddeo_compression__systems.tar |
| FPGA를위한 IP 비디오 압축 핵 개발 시스템 |
| time: 2008-08-13 size:183 KB KB tool:VHDL down: 4 |
|
| 571.usbb11.taar |
| 핵의 FPGA, 하드웨어 구현의 USB1.1은 ip |
| time: 2008-08-13 size:361 KB KB tool:VHDL down: 5 |
|
| 572.wummayii |
| 연구 장비 오류 및 구조와 언어는 FPGA 칩을 사용 VHDL 시뮬레이션의 LCD 디스플레이 드라이버 드라이버 드라이버 드라이버와 같은 시리얼 통신 장비 오류,의 전통적인 기능의 대부분을 달성하기 위해 기존의 원칙에 비트 오류 테스트 및 데이터 스토리지 칩과 같은 기능 - 드라이버 구동. |
| time: 2008-08-08 size:3.86 MB KB tool:VHDL down: 25 |
|
| 573.VHDDLSourceCodeFor55ADConverters |
| 5 ADC는 ADC는 원본의 5 ADC는 ADC가 소스 코드를 VHDL VHDL 소스 코드의 무결성, 그리고 직접적으로 사용될 수있습니다. |
| time: 2008-08-08 size:18.0 KB KB tool:VHDL down: 0 |
|
| 574.Mussic_Playyer |
| VHDL 오르간 음악 플레이어 모듈을 함께 달성 |
| time: 2008-08-06 size:3.00 KB KB tool:VHDL down: 2 |
|
| 575.midd-filtter |
| 중간값 필터와 VHDL 언어, DE2 보드에 하드웨어가 필요 |
| time: 2008-08-06 size:1.21 MB KB tool:VHDL down: 5 |
 |
