| 526.vga |
| 소스 인터페이스 vga 시험 절차, 언어 Verilog - vga |
| time: 2009-05-18 size:103 KB KB tool:Others down: 0 |
|
| 527.Keyboard-and-mouse-Verilog |
| 키보드와 마우스 - Verilog 소스 코드의 무결성, 그리고 직접적으로 사용될 수있습니다. |
| time: 2009-05-17 size:1.41 MB KB tool:VHDL down: 3 |
|
| 528.TFT-TGB-CONTROL |
| TFT - LCD 용 - 컨트롤의 RGB 디스플레이 - 프로세스 - LCD_RGB 제어 구동 |
| time: 2009-05-17 size:3.95 MB KB tool:VHDL down: 13 |
 |
| 529.an-032904-codec |
| XE는 I2S의 FPGA 인터페이스에서 IP를 설계 |
| time: 2009-05-15 size:138 KB KB tool:MultiPlatform down: 0 |
|
| 530.zhuangtaiji |
| 밀러와 무어의 상태 머신을 포함하여 입력 상태 머신 (VHDL)의 예는 아주 많았어. 완전한 소스 코드를 직접적으로 사용될 수있습니다. |
| time: 2009-05-15 size:6.00 KB KB tool:VHDL down: 1 |
|
| 531.lab044 |
| RTL은 Verilog (자판기)의 완전한 소스 코드는 직접 검사로 사용할 수 있습니다. |
| time: 2009-05-15 size:67.0 KB KB tool:VHDL down: 0 |
|
| 532.interleaver-vhdlll |
| 의 FPGA - VHDL 4 기반의 완전한 소스 코드를 준비했다. |
| time: 2009-05-11 size:2.00 KB KB tool:VHDL down: 0 |
|
| 533.qpskzip |
| QPSK VHDL - 기반 알고리즘 연구 및 성능 테스트 |
| time: 2009-05-07 size:557 KB KB tool:VHDL down: 0 |
|
| 534.uart_vhddl |
| VHDL 소스 시리얼 통신, 전송 속도 채택을 확인하도록 설정할 수있습니다. -의 UART VHDL |
| time: 2009-05-04 size:6.00 KB KB tool:VHDL down: 0 |
|
| 535.BusMasteringPCIExpressInAnFPGA |
| 본 논문은 자일링스 FPGA를 사용하여 PCI 익스프레스 프로토콜의 구현을 마스터 버스를 설명합니다. PCI 익스프레스의 이론적인 최대 성능이 매우 높은 반면, 그 성능을 달성합니다 |
| time: 2009-05-04 size:139 KB KB tool:Others down: 6 |
|
| 536.list_ch03_12_hexx2led |
| 지금은 7 세그먼트 코드를 16 진수 숫자로 변환 VHDL. |
| time: 2009-05-03 size:2.00 KB KB tool:VHDL down: 0 |
|
| 537.FIFOzip |
| 이 코드는 이세 소프트웨어 개발 FIFO를 메모리 vhdl입니다 |
| time: 2009-05-03 size:3.22 MB KB tool:VHDL down: 0 |
|
| 538.ata |
| vhdl 소스 코드의 무결성에 ATA 하드 디스크 초기화는 직접 사용할 수 있습니다. |
| time: 2009-05-03 size:2.00 KB KB tool:VHDL down: 0 |
|
| 539.UARTzip |
| VHDL 설계 예제를 통해 하드웨어 디자인 : 킷에는 UART 완전한 소스 코드, 테스트되었습니다. |
| time: 2009-05-02 size:54.0 KB KB tool:VHDL down: 1 |
|
| 540.shopzip |
| 물건에 대한 정보를 저장할 벤딩 기계 제어 시스템, 공정 제어, 동전 처리, 계산 및 표시 기능의 균형. 완전한 소스 코드, 테스트를 거쳤습니다. |
| time: 2009-05-02 size:3.00 KB KB tool:VHDL down: 0 |
|
| 541.dianziqiin |
| VB는 준비 오르간, 피아노, 전기 에뮬레이션 인터페이스는 FPGA 시리얼 통신 기능이 포함되어있습니다. |
| time: 2009-05-02 size:6.00 KB KB tool:Visual Basic down: 0 |
|
| 542.uart_verilog |
| the Verilog 소스 코드의 디버그 시리얼 포트 ModelSim 시뮬레이션의 전체 소스 코드를 직접 테스트하여 사용할 수있습니다하에 사용할 수있습니다. |
| time: 2009-05-01 size:10.0 KB KB tool:VHDL down: 0 |
|
| 543.mc8051_design |
| 8051 - 코어 디자인, 사용 Verilog 하드웨어 설명 언어, ModelSim 시뮬레이션 환경. 완전한 소스 코드, 테스트를 거쳤습니다. |
| time: 2009-05-01 size:388 KB KB tool:VHDL down: 0 |
|
| 544.VHDLzip |
| VHDL the 4bit * 곱셈 부문 4bit의 달성에 서명 서명 |
| time: 2009-04-30 size:11.0 KB KB tool:VHDL down: 0 |
|
| 545.ADC |
| ADC를위한 verilog 코드 |
| time: 2009-04-30 size:2.00 KB KB tool:Others down: 0 |
|
| 546.SD_card_src |
| VHDL 언어는 8 - 비트 SD 카드 리더를 기반으로합니다. 소스 코드 및 설명을 포함 |
| time: 2009-04-28 size:21.0 KB KB tool:VHDL down: 1 |
|
| 547.divideUnnit |
| verilog 프로그래밍 나누기 단위 완전한 소스 코드를 직접 테스트로 사용할 수 있습니다. |
| time: 2009-04-27 size:215 KB KB tool:VHDL down: 0 |
 |
| 548.multilyUnit1 |
| 프로그램된 verilog 전체 소스 코드를 단위 알고리즘을 곱하면, 테스트되었습니다. |
| time: 2009-04-27 size:150 KB KB tool:VHDL down: 0 |
 |
| 549.DE2_demonstratiooons |
| 개발 DE2 보드 정보, 주로 자신의 예를 들어, 완전한 소스 코드와 같은 테스트를 거쳤습니다 VGA로의 USB, LCD와 같은 인터페이스 프로그램의 다양한 포함되어있습니다. |
| time: 2009-04-27 size:42.04 MB KB tool:VHDL down: 6 |
 |
| 550.soldervhhdl |
| the은 Quartus 컴파일러 환경을 통해 실행에 VHDL 자판기 프로그램 |
| time: 2009-04-27 size:8.00 KB KB tool:VHDL down: 7 |
|
